特許
J-GLOBAL ID：200903054519776306
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-261938
公開番号（公開出願番号）：特開平5-102160
出願日： 1991年10月09日
公開日（公表日）： 1993年04月23日
要約：
【要約】【目的】 突起電極の形成のため、厚膜レジストによりパターンを形成する際生じる裾引きを除去し、パターンの垂直性を増し、下地金属層と突起電極との接合性能を向上させるとともに狭ピッチの突起電極を形成することを目的とする。【構成】 (1)突起電極を形成するため、マスクとなるレジスト4のパターンを形成後、プラズマアッシングを行う。(2)マスクパターン幅に相対して下地金属層に段差を設け、この段差間の幅をパターン幅より小さくした。
請求項（抜粋）：
チップ上に突起電極を設ける半導体装置の製造方法において、電極上の保護膜表面に下地金属層を形成する工程と、この下地金属層上にフォトレジストを設けパターン形成する工程と、このパターン形成された上記レジストをプラズマアッシングする工程と、上記パターンに突起電極を形成する工程と、この突起電極をマスクとして上記下地金属層をエッチングする工程とを備えた半導体装置の製造方法。
IPC (2件)：
H01L 21/321
, H01L 21/60 311
