半導体集積回路用静電容量素子とその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：中村純之助
公報種別：公開公報
出願番号（国際出願番号）：特願平7-107246
公開番号（公開出願番号）：特開平8-306862
出願日： 1995年05月01日
公開日（公表日）： 1996年11月22日
要約：

【要約】【目的】誘電体層の厚さ、および静電容量部の面積を精密に制御することが可能で、精度の高い大きな静電容量値と、高い耐破壊電圧を持つ高性能で信頼性の高い静電容量素子を安定して高歩留まりで作製し得る構造のMIM静電容量素子およびその製造方法を提供する。【構成】下部電極用金属層と、下部電極用金属層上に、誘電体層を介して配設された上部電極用金属層を少なくとも備えた金属-絶縁膜-金属(MIM)型静電容量素子において、上部電極用金属層上に、層間絶縁膜を挟み、スルーホールを介して接続された上部電極用金属層とは異なる別の金属配線層と、下部電極用金属層上に、誘電体層と層間絶縁膜とを挟み、スルーホールを介して接続された下部電極用金属層とは異なる別の金属配線層とを少なくとも配設した構造とする。【効果】大きな静電容量値を小さな占有面積で達成できる。

請求項（抜粋）：

半導体基板上に、絶縁膜を介して設けられた下部電極用金属層と、該下部電極用金属層上に、誘電体層を介して配設された上部電極用金属層を少なくとも備えた金属-絶縁膜-金属(MIM)型静電容量素子において、上部電極用金属層上に、層間絶縁膜を挟み、スルーホールを介して接続された上部電極用金属層とは異なる別の金属配線層と、上記下部電極用金属層上に、上記誘電体層と層間絶縁膜とを挟み、スルーホールを介して接続された下部電極用金属層とは異なる別の金属配線層とを少なくとも配設してなることを特徴とする半導体集積回路用静電容量素子。

IPC (3件)：

H01L 27/04 , H01L 21/822 , H05H 1/46

FI (2件)：

H01L 27/04 C , H05H 1/46 C

引用特許：

審査官引用 (3件)

特開平3-239357
特開昭59-055049
特開平2-047862

前のページに戻る