特許

J-GLOBAL ID：200903054532681829

集積回路パッケージ用積み重ねダイセット

発明者： 謝 文樂 ,  莊 永成 ,  黄 寧 ,  陳 慧萍 ,  ▲將▼ 華文 ,  張 衷銘 ,  ▲徐▼ 豐昌 ,  黄 富裕 ,  張 軒睿 ,  胡 嘉傑
出願人/特許権者： 華泰電子股▲分▼有限公司
代理人 (1件)： 服部 雅紀
公報種別：公開公報
出願番号（国際出願番号）：特願2000-238145
公開番号（公開出願番号）：特開2002-057273
出願日： 2000年08月07日
公開日（公表日）： 2002年02月22日
要約：

【要約】【課題】 製造過程を縮小し、材料の消耗を減少し、また厚みを低減することができる集積回路パッケージ用積み重ねダイセットを提供する。【解決手段】 積み重ねダイセット2Aは、基板20a、20bの正面にチップ21a、21cを貼付けてカプセル22でカプセル化したあと、基板20a、20bの裏面にチップ21b、21dを貼付けてカプセル化を行う。さらに、電気によってキャリアを連接する突起23aによって、正面および裏面にチップ21a、21b、21c、21dが貼付けられた基板20a、20bを積み重ねて連接することにより、積み重ねダイセットが形成される。基板20a、20bの正面と裏面とを同時に処理することができ、製造過程を縮小することができる。

請求項（抜粋）：

少なくとも一層の基板を備え、前記基板の正面および裏面に少なくとも一対の集積回路チップが貼付けられ、その集積回路チップはカプセル化されていることを特徴とする集積回路パッケージ用積み重ねダイセット。

IPC (5件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 25/10 ,  H01L 25/11

FI (2件)：

H01L 25/08 Z ,  H01L 25/14 Z

引用特許：

審査官引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平9-158249   出願人：日本電気株式会社
• 半導体装置及びICカード
  公報種別：公開公報   出願番号：特願平11-361000   出願人：株式会社東芝, 福岡東芝エレクトロニクス株式会社