特許

J-GLOBAL ID：200903054548530650

半導体装置及びその製造方法

発明者： 前田 茂伸
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-332246
公開番号（公開出願番号）：特開2002-141420
出願日： 2000年10月31日
公開日（公表日）： 2002年05月17日
要約：

【要約】 (修正有)【課題】 高電圧用,低電圧用の絶縁ゲート型トランジスタ等の双方の動作特性を最適化した半導体装置及びその製造方法を得る。【解決手段】 第1のトランジスタQ1のサイドウオール17が、第2のトランジスタQ2のサイドウオール27に比べ、幅が狭く高さが低く形成される。

請求項（抜粋）：

半導体基板に作り込まれる絶縁ゲート型の第1及び第2のトランジスタを含む半導体装置であって、前記第1及び第2のトランジスタは、それぞれ前記半導体基板上に選択的に形成されたゲート絶縁膜を備え、前記ゲート絶縁膜下の前記半導体基板の表面がチャネル領域として規定され、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極の側面に隣接して形成されたサイドウォールと、前記半導体基板の表面内に前記チャネル領域を挟んで形成されたソース・ドレイン領域とをさらに備え、前記第1のトランジスタの前記サイドウォールは、前記第2のトランジスタの前記サイドウォールに比べ、形成幅が狭く形成高さが低いことを特徴とする、半導体装置。

IPC (7件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 27/08 331 ,  H01L 29/786 ,  H01L 21/336

FI (6件)：

H01L 27/08 331 E ,  H01L 27/08 102 A ,  H01L 27/08 321 A ,  H01L 29/78 613 A ,  H01L 29/78 616 A ,  H01L 29/78 617 J

Fターム (48件)：

5F048AA05 ,  5F048AA07 ,  5F048AA08 ,  5F048AB03 ,  5F048AB06 ,  5F048AB07 ,  5F048AC01 ,  5F048AC03 ,  5F048BA01 ,  5F048BA09 ,  5F048BB03 ,  5F048BB08 ,  5F048BB16 ,  5F048BC05 ,  5F048BC06 ,  5F048BC19 ,  5F048BC20 ,  5F048BD04 ,  5F048BG07 ,  5F048DA18 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F110AA01 ,  5F110AA02 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE32 ,  5F110FF40 ,  5F110GG02 ,  5F110GG28 ,  5F110GG60 ,  5F110HJ01 ,  5F110HJ02 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HK05 ,  5F110HK40 ,  5F110HM15 ,  5F110NN02 ,  5F110NN62 ,  5F110NN65 ,  5F110NN78