特許

J-GLOBAL ID：200903054584199510

マルチゲートMOS型電界効果トランジスタ

発明者： 佐野 豊
出願人/特許権者： 株式会社リコー
公報種別：公開公報
出願番号（国際出願番号）：特願平6-059683
公開番号（公開出願番号）：特開平7-273322
出願日： 1994年03月30日
公開日（公表日）： 1995年10月20日
要約：

【要約】【目的】 現在の半導体集積回路技術の中で基幹をなすプロセスの範囲内で高性能で高集積化が可能な多値論理集積回路を実現する。【構成】 第一導電型の半導体基板と、この半導体基板表面に形成された少なくとも3つの第二導電型の半導体領域と、少なくともこの半導体領域上に形成された絶縁膜と、各隣接する2つの前記半導体領域相互間で絶縁膜上に形成されたゲート電極層とを有し、各ゲート電極層下に形成されるチャンネル領域のしきい値を異ならせることにより、高性能な多値論理集積回路を得る。

請求項（抜粋）：

第一導電型の半導体基板と、前記半導体基板表面に形成された少なくとも3つの第二導電型の半導体領域と、少なくとも前記半導体領域上に形成された絶縁膜と、各隣接する2つの前記半導体領域相互間で前記絶縁膜上に形成されたゲート電極層とを有し、前記各ゲート電極層下に形成されるチャンネル領域のしきい値が異なることを特徴とするマルチゲートMOS型電界効果トランジスタ。

IPC (3件)：

H01L 29/78 ,  H01L 21/8234 ,  H01L 27/088

FI (3件)：

H01L 29/78 301 G ,  H01L 27/08 102 H ,  H01L 29/78 301 J