特許
J-GLOBAL ID:200903054585362830
映像表示装置
発明者:
,
出願人/特許権者:
代理人 (1件):
山口 邦夫 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-327295
公開番号(公開出願番号):特開2000-148078
出願日: 1998年11月17日
公開日(公表日): 2000年05月26日
要約:
【要約】【課題】メモリ手段を交換できるようにして、その他の回路の共用化を図る。【解決手段】二次元表示素子31を有する表示手段31と、ディジタル・シグナル・プロセッサ24を有するビデオ信号処理手段20と、ディジタル・シグナル・プロセッサにロードされる信号処理プログラムを内蔵したメモリ手段41や、二次元表示素子、ディジタル・シグナル・プロセッサに与えるタイミング信号を生成するタイミング信号発生手段42などを有する制御手段40とで構成される。メモリ手段41は表示素子の画素数に応じて交換する。したがって画素数の違った表示素子31を使用するときには、メモリ手段もこの画素数に対応したものに交換する。これで信号処理手段とメモリ手段の除く制御手段の共用化を図れる。
請求項(抜粋):
二次元表示素子を有する表示手段と、ディジタル・シグナル・プロセッサを有するビデオ信号処理手段と、上記ディジタル・シグナル・プロセッサにロードされる信号処理プログラムを内蔵したメモリ手段や、上記二次元表示素子、ディジタル・シグナル・プロセッサに与えるタイミング信号を生成するタイミング信号発生手段などを有する制御手段とで構成され、上記メモリ手段は上記表示素子の画素数に応じて交換できるようになされたことを特徴とする映像表示装置。
IPC (3件):
G09G 3/20 650
, G02F 1/13
, G09G 5/00
FI (3件):
G09G 3/20 650 C
, G02F 1/13
, G09G 5/00 520 V
Fターム (32件):
2H088EA23
, 2H088HA06
, 2H088MA20
, 5C080AA10
, 5C080BB05
, 5C080CC03
, 5C080DD30
, 5C080EE29
, 5C080EE30
, 5C080FF09
, 5C080GG02
, 5C080GG08
, 5C080GG10
, 5C080GG12
, 5C080JJ02
, 5C080JJ06
, 5C082AA03
, 5C082BA02
, 5C082BA12
, 5C082BA34
, 5C082BA35
, 5C082BB03
, 5C082BB15
, 5C082BB22
, 5C082BD02
, 5C082BD09
, 5C082CA81
, 5C082CA84
, 5C082DA01
, 5C082DA51
, 5C082DA86
, 5C082MM06
前のページに戻る