特許
J-GLOBAL ID：200903054600289410
スタティックRAMのメモリセルおよびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
船橋 国則
公報種別：公開公報
出願番号（国際出願番号）：特願平4-024453
公開番号（公開出願番号）：特開平5-190805
出願日： 1992年01月14日
公開日（公表日）： 1993年07月30日
要約：
【要約】【目的】 本発明は、SRAMのゲートを位相シフトホトリソグラフィーで形成可能な構成にして高集積化を図るとともに、ソフトエラー耐性の向上を図る。【構成】 スタティックRAMのワードトランジスタ2,3のゲート11,12を1本のワード線15で形成し、ワード線15の一方側にドライバトランジスタ4,5のゲート13,14を配置し、ゲート13,14間における各当該ゲート13,14側のそれぞれに記憶ノード拡散層16,17を形成し、記憶ノード拡散層16,17間にキャパシタ30を設けたものである。また上記構成のSRAM1のゲート13,14と、当該各ゲート13,14間に同ゲート13,14とほぼ平行に配置される多結晶シリコンパターン(図示せず)とを、位相シフトホトリソグラフィー法を用いて、同一の多結晶シリコン膜(図示せず)で形成する。
請求項（抜粋）：
第1のインバータと第2のインバータとで形成したフリップフロップと当該フリップフロップに接続する2個のワードトランジスタとにより構成したスタティックRAMにおいて、前記ワードトランジスタのゲートを1本のワード線で形成し、前記ワード線の一方側に、前記第1,第2のインバータにおける各ドライバトランジスタのゲートを配置し、前記ドライバトランジスタのゲート間における当該各ドライバトランジスタのゲート側のそれぞれに記憶ノード拡散層を設け、前記記憶ノード拡散層間に、キャパシタを設けたことを特徴とするスタティックRAMのメモリセル。
引用特許：
前のページに戻る
