特許

J-GLOBAL ID：200903054643864604

LSI半導体検査装置と半導体装置

発明者： 大尾 欣也
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願平11-273491
公開番号（公開出願番号）：特開2001-091595
出願日： 1999年09月28日
公開日（公表日）： 2001年04月06日
要約：

【要約】【課題】 半導体チップに内蔵しているPLL回路の周波数を、PLL回路の種類及び被測定周波数出力信号の周波数値の変更ごとに別のテストプログラムを準備することなく効率よく検査できる検査装置を提供することを目的とする。【解決手段】 セレクタ(14)がPLL回路(2)の入力信号を出力する第1の状態のタイミングに格納レジスタ(18)が記憶を更新し前記セレクタ(14)がPLL回路(2)の出力信号を選択して出力する第2の状態のタイミングに前記PLL周波数測定回路(3)の出力信号と前記格納レジスタ(18)の出力信号とを周波数比較回路(17)で比較し、周波数比較回路(17)の比較結果を検査結果とする。

請求項（抜粋）：

半導体チップに内蔵しているPLL回路の周波数を検査するLSI半導体検査装置であって、前記PLL回路の周波数測定に必要なPLL周波数測定回路と、前記PLL周波数測定回路の測定入力に出力が接続され前記PLL回路の入力信号を出力する第1の状態または前記PLL回路の出力信号を選択して出力する第2の状態に切り換えられるセレクタと、前記PLL周波数測定回路の出力信号を2i倍(iは整数)する2i倍回路と、2i倍回路の出力C1(0〜n)を記憶するC1・2i格納レジスタと、前記セレクタが第1の状態のタイミングに前記C1・2i格納レジスタが記憶を更新し前記セレクタが第2の状態のタイミングに前記PLL周波数測定回路の出力信号と前記C1・2i格納レジスタの出力信号とを比較する周波数比較回路とを設け、前記周波数比較回路の比較結果を検査結果としたLSI半導体検査装置。

IPC (2件)：

G01R 31/28 ,  G01R 23/10

FI (3件)：

G01R 23/10 A ,  G01R 31/28 V ,  G01R 31/28 H

Fターム (9件)：

2G029AA02 ,  2G029AA05 ,  2G029AA09 ,  2G029AB06 ,  2G029AE06 ,  2G032AA04 ,  2G032AA07 ,  2G032AD04 ,  2G032AE08