特許
J-GLOBAL ID：200903054666611088
半導体記憶装置
出願人/特許権者：
代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平6-208009
公開番号（公開出願番号）：特開平8-055492
出願日： 1994年08月09日
公開日（公表日）： 1996年02月27日
要約：
【要約】【目的】 アドレス入力サイクルのアクセス時間に対するマージンを不要として高速読出しを可能とした半導体記憶装置を提供する。【構成】 メモリセルアレイ11、アドレスバッファ12、ロウデコーダ13、カラムデコーダ14、及びセンスアンプ15を有するマスクROMであって、アドレスバッファ12に取り込まれるアドレスの変化を検出するアドレス遷移検出回路18と、このアドレス遷移検出回路18により検出される所定アドレスのアドレス遷移タイミングからそのアドレスにより選択されたデータに対応するセンスアンプ15の出力確定までの時間を検出するセンス確定検出手段19が設けられ、このセンス確定検出手段19の出力によりセンスアンプ15の出力を取り込む出力データラッチ回路16が設けられる。
請求項（抜粋）：
データを記憶するメモリセルアレイと、外部アドレスを取り込むアドレスバッファと、取り込まれたアドレスをデコードして前記メモリセルアレイをアクセスするデコーダと、前記メモリセルアレイの選択されたデータを読み出すセンスアンプと、前記アドレスバッファに取り込まれるアドレスの変化を検出するアドレス遷移検出手段と、このアドレス遷移検出手段により検出される所定アドレスのアドレス遷移タイミングからそのアドレスにより選択されたデータに対応する前記センスアンプの出力確定までの時間を検出するセンス確定検出手段と、このセンス確定検出手段の出力により前記センスアンプの出力を取り込む出力データラッチ回路とを有することを特徴とする半導体記憶装置。
IPC (2件)：
FI (2件)：
引用特許：
出願人引用 (4件)
-
特開平1-273295
-
特開平3-034195
-
特開平4-259997
Copyright (c) 2009 Japan Science and Technology Agency. All Rights Reserved