特許

J-GLOBAL ID：200903054696080974

半導体装置の製造方法

発明者： 長谷川 健二
出願人/特許権者： ソニー株式会社
代理人 (1件)： 松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平11-180398
公開番号（公開出願番号）：特開2001-007314
出願日： 1999年06月25日
公開日（公表日）： 2001年01月12日
要約：

【要約】【課題】 エピタキシャル層の成長条件の制約を緩和することにより、半導体装置の特性を良好にするように成長を行うことができ、かつ露光マスクに合わせずれがあっても半導体装置の特性に影響しない半導体装置の製造方法を提供する。【解決手段】 基板7に第1の不純物領域2を形成しこれの上にエピタキシャル層8を成長させてこのエピタキシャル層8に第2の不純物領域5を形成する方法であって、基板7に第1の不純物領域2を形成する露光マスクのパターンと、これに隣接する第2の不純物領域5を形成する露光マスクのパターンとを、夫々マスク合わせずれ量Dに相当する同一のマージンをとらせて半導体装置1の製造を行う。

請求項（抜粋）：

半導体基板に第1の不純物領域を形成し、エピタキシャル層を成長させた後、上記エピタキシャル層表面に第2の不純物領域を形成する半導体装置の製造方法において、上記第1の不純物領域を形成する露光マスクのパターンと、上記第1の不純物領域に隣接する第2の不純物領域を形成する露光マスクのパターンとを、それぞれの上記露光マスクの合わせずれ量に相当する同一のマージンをとらせることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 27/148 ,  H01L 21/027

FI (2件)：

H01L 27/14 B ,  H01L 21/30 502 M

Fターム (14件)：

4M118AA10 ,  4M118AB01 ,  4M118BA13 ,  4M118CA04 ,  4M118EA15 ,  4M118EA16 ,  4M118FA06 ,  4M118FA13 ,  4M118FA26 ,  4M118FA35 ,  5F046EA16 ,  5F046EA24 ,  5F046EB01 ,  5F046EB07