特許

J-GLOBAL ID：200903054701578293

不揮発性半導体メモリセルの書き換え方式

発明者： 澤田 喜久三
出願人/特許権者： 新日本製鐵株式会社
代理人 (1件)： 半田 昌男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-131491
公開番号（公開出願番号）：特開平5-304301
出願日： 1992年04月24日
公開日（公表日）： 1993年11月16日
要約：

【要約】【目的】 単一電源電圧での書き換え及び読みだしが可能になり、かつ低電源電圧化が容易な不揮発性半導体メモリセルの書き換え方式を提供する。【構成】 書き込み時において、トンネル現象を用いることにより、電荷注入層からドレインへと電荷を引き抜くのであるが、従来と異なり、選択したメモリセルの制御ゲートには負電圧を印加し、ドレインに印加する電圧の高低(例えば5Vと0V)により、トンネル現象の有無、すなわち書き込みの有無を制御するものである。選択したメモリセルの制御ゲートに負電圧を印加し、選択したメモリセルとドレインが電気的に共通で非選択のメモリセルの制御ゲートには、負電圧より高くメモリセルのしきい値電圧より低い電圧(例えば負電圧を-8Vでメモリセルのしきい値を2Vとすると、非選択のメモリセルの制御ゲートの電圧は、例えば0V)を印加することにより、トンネル現象を防止する。

請求項（抜粋）：

電気的に書き換えが可能な不揮発性の複数の半導体メモリセルにおいて、前記複数のメモリセルはマトリクス状に配置されたものであり、前記メモリセルはドレイン電極とソース電極と前記ソース電極と前記ドレイン電極間にチャンネル領域と、前記チャンネル領域の上にある薄い絶縁膜と制御ゲート電極と、前記制御ゲートと前記チャンネル間に電荷注入層を有したものであり、前記複数のメモリセルは、書き込みの結果による書き込みレベルと消去の結果による消去レベルを有し、選択したメモリセルの書き込み時には、該メモリセルの制御ゲート電極に接地電位に比べ低い第1の電圧を印加し、該メモリセルのドレイン電極に接地電位に比べ高い第2の電圧を印加し、前記第1の電圧と前記第2の電圧との電位差によって、該メモリセルの電荷注入層からドレイン電極へと電荷をトンネル現象により引き抜くことにより、該メモリセルを書き込みレベルにし、前記書き込み時において、前記選択したメモリセルの制御ゲート電極と電気的に接続されている制御ゲート電極を有する、選択されていない少なくとも1つの第2のメモリセルのドレイン電極には、前記第2の電圧より低い第3の電圧を印加し、前記第3の電圧は該第2のメモリセルの制御ゲート電極の前記第1の電圧との電位差においても、前記トンネル現象をおこさない程度の電圧であり、前記書き込み時において、前記選択したメモリセルのドレイン電極と電気的に接続されている、選択されていない少なくとも1つの第3のメモリセルの制御ゲート電極には、前記第1の電圧よりも高くメモリセルの前記書き込みレベルよりも低い第4の電圧を印加し、前記第4の電圧は該第3のメモリセルのドレイン電極の前記第2の電圧との電圧差においても、前記トンネル現象をおこさない程度の電圧であり、前記選択したメモリセルの消去には、該メモリセルの電荷注入層に負電荷を注入し、消去レベルにする事を特徴とする不揮発性半導体メモリセルの書き換え方式。

IPC (3件)：

H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434

引用特許：

審査官引用 (3件)

• 特開平1-259556
  
• 特開平4-105368
  
• 特開平3-155667