特許
J-GLOBAL ID:200903054701791701
半導体装置及びその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
三好 秀和 (外8名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-180950
公開番号(公開出願番号):特開2000-022140
出願日: 1998年06月26日
公開日(公表日): 2000年01月21日
要約:
【要約】【課題】 トレンチを利用した素子分離領域並びにトレンチを利用したトランジスタを有する半導体装置を少ない製造工程数で製造する。【解決手段】 半導体装置に搭載された横型パワーMOSFETは、活性基板1Cで形成されるドレイン領域とこのドレイン領域に接続される電位引出領域8との間の動作電流経路を横切らない位置にトレンチ32gを配設する。このトレンチ32g内部にはゲート電極34gが埋設される。ソース領域11pを中心としてその両側にトレンチ32g及びゲート電極34gを配置し、他の両側に電位引出領域8が配置される。横型パワーMOSFETのトレンチ32gと素子分離領域のトレンチ32iとは同一構造でかつ同一製造工程で形成される。
請求項(抜粋):
半導体基板表面から深さ方向に向かって形成されたゲート用トレンチと、前記ゲート用トレンチの一側壁に順次形成されたゲート絶縁膜及びゲート電極と、前記半導体基板表面から深さ方向に向かい前記ゲート用トレンチの一側壁に沿って順次配設された第1動作領域、第2動作領域及び第3動作領域と、を有するトランジスタを備え、前記ゲート用トレンチの前記一側壁の延長上において前記半導体基板表面から深さ方向に向かって形成され、前記半導体基板内部で前記第3動作領域に電気的に接続された電位引出領域を備え、前記トランジスタ及び前記電位引出領域の周囲を取り囲み、前記ゲート用トレンチと同一製造工程で形成された分離用トレンチと、前記分離用トレンチ内部に埋設された分離用充填体と、を有する素子分離領域を備えたことを特徴とする半導体装置。
IPC (7件):
H01L 29/78
, H01L 21/76
, H01L 21/762
, H01L 21/768
, H01L 21/8234
, H01L 27/088
, H01L 29/786
FI (8件):
H01L 29/78 653 A
, H01L 21/76 L
, H01L 21/76 D
, H01L 21/90 A
, H01L 27/08 102 A
, H01L 29/78 626 A
, H01L 29/78 652 G
, H01L 29/78 656 E
Fターム (38件):
5F032AA06
, 5F032AA09
, 5F032AA35
, 5F032AA44
, 5F032AA45
, 5F032AA46
, 5F032AA47
, 5F032AA63
, 5F032BB06
, 5F032CA01
, 5F032CA16
, 5F032CA17
, 5F032DA02
, 5F032DA07
, 5F032DA23
, 5F032DA25
, 5F032DA53
, 5F032DA71
, 5F033BA02
, 5F033BA15
, 5F033CA04
, 5F033CA05
, 5F033DA06
, 5F033DA36
, 5F048AA09
, 5F048AB07
, 5F048AC03
, 5F048BA12
, 5F048BA16
, 5F048BB08
, 5F048BB09
, 5F048BC02
, 5F048BC11
, 5F048BD06
, 5F048BD07
, 5F048BG05
, 5F048BG14
, 5F048DA25
前のページに戻る