特許
J-GLOBAL ID：200903054702721537
半導体集積回路装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平8-261282
公開番号（公開出願番号）：特開平10-083672
出願日： 1996年09月10日
公開日（公表日）： 1998年03月31日
要約：
【要約】【課題】 回路的にワード構成を変更できるようにしたRAMを備えた半導体集積回路装置を提供する。【解決手段】 複数のワード線と複数のデータ線と及びこれらのワード線とデータ線との交点に設けられた複数のメモリセルからなるメモリブロックが複数からなるメモリセルアレイに対して、アドレス選択回路により複数のメモリブロックのそれぞれから1個ずつのメモリセルを選択するとともに、上記複数のメモリブロックのうちの半分の第1群のメモリブロックに対して第1選択信号により上記選択動作を有効とし、上記複数のメモリブロックのうちの残り半分の第2群のメモリブロックに対して第2選択信号によりその選択動作が有効とし、上記第1群又は第2群のメモリブロックを指示するアドレス信号と、かかるアドレス信号の有効/無効を指示するモード切り替え信号により上記第1選択信号と第2選択信号を形成し、上記第1群又は第2群のメモリブロックあるいは第1群及び第2群のメモリブロックを選択して2種類のワード構成のメモリアクセスの切り替えるようにする。
請求項（抜粋）：
複数のワード線と複数のデータ線と及びこれらのワード線とデータ線との交点に設けられた複数のメモリセルからなるメモリブロックが複数からなるメモリセルアレイと、上記複数のメモリブロックのそれぞれから1個ずつのメモリセルを選択するアドレス選択回路と、上記複数のメモリブロックのうちの半分の第1群のメモリブロックに対して第1選択信号により上記選択動作を有効とし、上記複数のメモリブロックのうちの残り半分の第2群のメモリブロックに対して第2選択信号によりその選択動作が有効とし、上記第1群又は第2群のメモリブロックを指示するアドレス信号と、かかるアドレス信号の有効/無効を指示するモード切り替え信号により上記第1選択信号と第2選択信号を形成するメモリブロック選択回路と、上記第1群と第2群のそれぞれメモリブロックと入出力回路との間を上記第1選択信号と第2選択信号及びモード切り替え信号タにより接続させるセレクタとを備えてなるRAMを内蔵してなることを特徴とする半導体集積回路装置。
IPC (2件)：
FI (2件)：
G11C 11/34 301 E
, G11C 11/34 362 H
