特許
J-GLOBAL ID:200903054720752776

半導体装置及び半導体装置用実装キャリア

発明者:
出願人/特許権者:
代理人 (1件): 綿貫 隆夫 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平6-074697
公開番号(公開出願番号):特開平7-169876
出願日: 1994年04月13日
公開日(公表日): 1995年07月04日
要約:
【要約】【目的】 実装端子の固定用の透孔を不要とし、回路パターンの高密度化を図り得る半導体装置を提供する。【構成】 装置基板12の一面側に搭載された半導体チップ14に一端部が接続されていると共に、他端部が外部回路と接続するためのランド部20に形成された回路パターン16を具備し、且つ半導体チップ14及び回路パターン16の一端部が樹脂封止されて成る半導体装置本体24に、端子基板26に透設された透孔30に挿通されて固着された実装端子32の端部の各々が、接点として端子基板の両面から突出する実装キャリア38が装着されている半導体装置10であって、該半導体装置本体24の表面に形成されたランド部20と実装キャリア38に設けられた実装端子32の一端部とが電気的に接続されていることを特徴とする。
請求項(抜粋):
板状の装置基板の一面側に搭載された半導体チップに一端部が接続されていると共に、他端部が外部回路と接続するためのランド部に形成された回路パターンを具備し、且つ前記半導体チップ及び回路パターンの一端部が樹脂封止されて成る半導体装置本体に、板状の端子基板に透設された透孔に挿通されて固着された実装端子の端部の各々が、接点として端子基板の両面から突出する実装キャリアが装着されている半導体装置であって、該半導体装置本体の表面に形成されたランド部と実装キャリアに設けられた実装端子の一端部とが電気的に接続されていることを特徴とする半導体装置。
IPC (2件):
H01L 23/12 ,  H01L 23/50

前のページに戻る