特許

J-GLOBAL ID：200903054721924619

半導体素子及び半導体装置

発明者： 本間 荘一 ,  斉藤 雅之
出願人/特許権者： 株式会社東芝
代理人 (1件)： 則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平6-200357
公開番号（公開出願番号）：特開平8-064633
出願日： 1994年08月25日
公開日（公表日）： 1996年03月08日
要約：

【要約】【目的】バンプ電極付き半導体素子を検査用プローブを用いて電気的に検査する際、バンプ電極に損傷を与えることなく検査を行うことが可能な半導体素子、及びそれを配線基板上に実装してなる信頼性の高い半導体装置の提供を目的とする。【構成】半導体チップ3と、この半導体チップ3の主面上に形成されたバンプ接続用パッド1と、パッド1に近接して半導体チップ3の主面上に、パッド1に電気的に接続されるように形成された検査用パッド11と、パッド1上に形成されたバンプ電極9とを具備する半導体素子及びこれを配線基板上にフェイスダウンで実装してなる半導体装置。【効果】このようにして形成された半導体素子は検査用プローブ200を検査用パッド11に接触させて検査を行えるので、バンプ電極9に全く傷を与えることがなく信頼性の向上を図れる。

請求項（抜粋）：

半導体チップと、前記半導体チップの主面上に形成されたバンプ電極接続用パッドと、このバンプ電極接続用パッドに隣接して前記半導体チップの主面上に、前記バンプ電極接続用パッドと電気的に接続するように形成された検査用パッドと、前記バンプ電極接続用パッド上に形成されたバンプ電極とを具備することを特徴する半導体素子。

IPC (3件)：

H01L 21/60 311 ,  H01L 21/66 ,  H01L 21/321

FI (2件)：

H01L 21/92 603 D ,  H01L 21/92 604 T