特許
J-GLOBAL ID:200903054735723233

画像形成装置と通信制御装置と画像形成方法と通信制御方法

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-007264
公開番号(公開出願番号):特開平10-202985
出願日: 1997年01月20日
公開日(公表日): 1998年08月04日
要約:
【要約】【課題】共有RAMを用いてCPU間通信を行う場合の誤動作、及びCPU間インターフェースの滞りを防止する。【解決手段】メインCPU1とメカコンCPU2との間で共有RAM3を用いたCPU間インターフェース構成において、メインCPU1はメカコンCPU2からの送信したメッセージ終了を待つと共に送信パラメータエラー発生の監視も行い、メカコンCPU2はメインCPU1からのメッセージを受信すると共にフロントカバー開等で受信したメッセージの動作ができない場合にメインCPU1に対して送信パラメータエラーを送信する。
請求項(抜粋):
動作指示の制御を行う第1のCPUと、原稿の画像を読取る読取手段と画像を形成する画像形成手段との動作を制御する第2のCPUとの間で共有RAMを用いて通信を行って被画像形成媒体上に画像を形成する画像形成装置において、上記第1のCPUが、上記読取手段と上記画像形成手段との動作指示の情報を上記第2のCPUへ送信する第1の送信手段と、この第1の送信手段で送信した情報の動作指示に対する上記第2のCPUからの動作終了情報、または動作が実行できない場合のエラー発生情報を受信する第1の受信手段と、上記第2のCPUが、上記第1のCPUからの動作指示情報を受信する第2の受信手段と、この第2の受信手段で受信した動作指示情報の動作が終了した際の動作終了情報、または受信した動作指示情報の動作が実行できない場合のエラー発生情報を上記第1のCPUへ送信する第2の送信手段と、を具備したことを特徴とする画像形成装置。
IPC (3件):
B41J 29/38 ,  G03G 21/00 370 ,  H04N 1/00
FI (3件):
B41J 29/38 Z ,  G03G 21/00 370 ,  H04N 1/00 C

前のページに戻る