特許
J-GLOBAL ID：200903054738290141
高周波回路
発明者：
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平7-262434
公開番号（公開出願番号）：特開平9-083203
出願日： 1995年09月14日
公開日（公表日）： 1997年03月28日
要約：
【要約】【課題】多段回路においてチップ面積の低減及び回路内の損失低減による性能向上を達成するバイアス回路の提供。【解決手段】多段回路において、前段のFET10及び後段のFET11は、整合回路8、9、主線路1、2を介して電気長λ/4のバイアス供給線路3の一端と結合され、バイアス供給線路3の他端はキャパシタ4を介して高周波短絡され、バイアス線路3は2層構造とされ誘電膜を介したキャパシタ構造を有している。このキャパシタ構造の容量密度を高くし電気波長λと比較して十分小さい線路区間におけるリアクタンスを無視できる程小さくする。このとき、2層のバイアス線路3は従来用いられる単層バイアス供給線路と同等の電気特性を有する。
請求項（抜粋）：
伝送線路を用いて構成されたバイアス供給回路を複数段有する高周波回路において、前記伝送線路を多層化することにより前段及び次段のバイアスを共通化して供給することを特徴とする高周波回路。
IPC (4件)：
H01P 1/00
, H01P 3/08
, H03F 3/195
, H03F 3/60
H01P 1/00 Z
, H01P 3/08
, H03F 3/195
, H03F 3/60
