半導体装置及びその製造方法

発明者： , , , , , ,
出願人/特許権者：
代理人 (1件)：西川惠清 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-134692
公開番号（公開出願番号）：特開2000-323718
出願日： 1999年05月14日
公開日（公表日）： 2000年11月24日
要約：

【要約】【課題】オン抵抗を増大させることなく破壊耐量の向上が可能な半導体装置及びその製造方法を提供する。【解決手段】絶縁層11上のn形半導体層1内には、p形ウェル領域4と、n+形ドレイン領域2とが離間して形成され、n+形ソース領域3がp形ウェル領域4内に形成されている。p形ウェル領域4は、n形半導体層1の表面から絶縁層11に達する深さまで形成されている。n+形ソース領域3とp形ウェル領域4におけるp+形ベースコンタクト領域9とに跨る形でソース電極8が形成されている。p形ウェル領域4におけるソース電極8に接続された部位とゲート電極6下のゲート絶縁膜5直下の部位とを接続する低抵抗の接続層13が絶縁層11の一部に設けられている。接続層13は、絶縁層11におけるp形ウェル領域4との界面側に形成されている。

請求項（抜粋）：

半導体支持基板上に絶縁層を介して形成された第1導電形の半導体層と、前記半導体層の主表面側に形成された高濃度第1導電形のドレイン領域と、ドレイン領域と離間して且つ前記半導体層の主表面から絶縁層まで形成された第2導電形のウェル領域と、ウェル領域内の主表面側に形成された高濃度第1導電形のソース領域と、ドレイン領域とソース領域との間のウェル領域の表面上にゲート絶縁膜を介して配置されたゲート電極と、ドレイン領域に接続されたドレイン電極と、ソース領域とウェル領域とに跨って接続されたソース電極とを備え、ウェル領域におけるソース電極に接続された部位とゲート電極下方の部位とを接続する低抵抗の接続層が絶縁層の一部に設けられてなることを特徴とする半導体装置。

IPC (2件)：

H01L 29/786 , H01L 21/336

FI (2件)：

H01L 29/78 618 Z , H01L 29/78 616 S

Fターム (16件)：

5F110AA11 , 5F110AA22 , 5F110CC02 , 5F110DD05 , 5F110DD13 , 5F110EE09 , 5F110GG02 , 5F110GG12 , 5F110GG35 , 5F110HJ07 , 5F110HM12 , 5F110HM14 , 5F110NN80 , 5F110QQ17 , 5F110QQ19 , 5F110QQ30

前のページに戻る