特許
J-GLOBAL ID：200903054783594046
VCO回路、PLL回路、及び、情報記録装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
丸山 隆夫
公報種別：公開公報
出願番号（国際出願番号）：特願2002-003945
公開番号（公開出願番号）：特開2003-209468
出願日： 2002年01月10日
公開日（公表日）： 2003年07月25日
要約：
【要約】【課題】 温度特性が良好で素子のばらつきが少ないデジタルVCOにおいて、マスタクロックの周波数を上げることなく高い周波数精度あるいは高い位相精度を実現し、さらにLSI化に適した回路を実現する。また、そのVCO回路を用いたPLL及びこのPLLを用いた情報記録装置を提供する。【解決手段】 デジタルVCOは、周波数発振出力と同タイミングで、出力周期分解能以下の位相誤差情報も出力し、次段の位相変調器は、位相誤差情報をもとにデジタルVCO出力のエッジタイミングの位相変調を行ってスプリアスを基本周波数からより離れた帯域に移動させ、次段のBPFなどの周波数帯域制限手段によりスプリアスをカットする。これにより、ジッタの少ないクロック出力を得ることができる。
請求項（抜粋）：
デジタルの周波数制御入力に基づき周波数発振出力を行うデジタルVCOと、該デジタルVCOの出力を入力とする位相変調器と、該位相変調器の出力を入力とする周波数帯域制限手段と、を有し、前記デジタルVCOは、前記周波数発振出力と同タイミングで、当該回路を動作させるマスタクロック周波数により決定される出力周期分解能以下の位相誤差情報も出力し、前記位相変調器は、前記位相誤差情報をもとに前記デジタルVCO出力の位相変調を行って側波帯のスプリアスを基本周波数からより離れた帯域に移動させ、前記周波数帯域制限手段は、周波数帯域制限により前記スプリアスを除去することを特徴とするVCO回路。
IPC (2件)：
H03L 7/06
, G11B 20/14 351
G11B 20/14 351 A
, H03L 7/06 B
5D044BC04
, 5D044CC04
, 5D044GM12
, 5D044GM18
, 5J106AA05
, 5J106BB03
, 5J106BB04
, 5J106CC01
, 5J106CC21
, 5J106CC26
, 5J106CC39
, 5J106CC41
, 5J106DD09
, 5J106DD13
, 5J106DD38
, 5J106JJ01
, 5J106KK05
, 5J106KK25
, 5J106LL01
