特許

J-GLOBAL ID：200903054839092022

DRAMメモリセルの製造方法

発明者： 安西 賢二
出願人/特許権者： 新日本製鐵株式会社
代理人 (1件)： 八田 幹雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-217636
公開番号（公開出願番号）：特開平6-069446
出願日： 1992年08月17日
公開日（公表日）： 1994年03月11日
要約：

【要約】【目的】 キャパシタの電荷保持特性が良好で、より微細なパターンを形成できるDRAMメモリセルの製造方法を提供する。【構成】 DRAMメモリセルの製造方法において、キャパシタ下部電極5とトランジスタのソースまたはドレイン領域6とを接続するための開孔窓7形成工程をキャパシタ下部電極形成後に行い、その後、選択成長法により導電性膜8を形成して、下部電極とソースまたはドレイン領域とを電気的に接続する。

請求項（抜粋）：

DRAMメモリセルの製造方法において、MOSトランジスタを形成する第1の工程と、該MOSトランジスタの上部に絶縁膜を形成する第2の工程と、該絶縁膜の上部にキャンパシタ下部電極を形成する第3の工程と、該キャンパシタ下部電極と、該MOSトランジスタのソースまたはドレイン領域の少なくとも一方と電気的接続をするための開孔窓を形成する第4の工程と、導電性膜を該開孔窓により露出したシリコン基板および該キャパシタ下部電極上に選択的に形成する第5の工程とを具備することを特徴とするDRAMメモリセルの製造方法。

IPC (2件)：

H01L 27/108 ,  H01L 27/04

FI (2件)：

H01L 27/10 325 C ,  H01L 27/10 325 M