特許

J-GLOBAL ID：200903054844060953

半導体装置の製造方法および半導体装置

発明者： 平岩 篤 ,  鈴木 範夫 ,  神田 隆行 ,  川村 雅雄 ,  酒井 哲
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平11-211735
公開番号（公開出願番号）：特開2001-044292
出願日： 1999年07月27日
公開日（公表日）： 2001年02月16日
要約：

【要約】【課題】 厚さが異なる2種以上のゲート絶縁膜を半導体基板上に設けている半導体装置において、そのゲート絶縁膜中の欠陥を低減する。【解決手段】 COP、転位および酸化誘起積層欠陥領域が素子特性から見て無いものとされる半導体基板1s上に、厚さの異なるゲート絶縁膜16i1、16i2を形成する。

請求項（抜粋）：

COP、転位および酸化誘起積層欠陥領域が素子特性から見て無いものとされる半導体基板上に、厚さの異なるゲート絶縁膜を形成する工程を有することを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/316 ,  H01L 27/10 461 ,  H01L 27/108 ,  H01L 21/8242

FI (4件)：

H01L 27/08 102 C ,  H01L 21/316 S ,  H01L 27/10 461 ,  H01L 27/10 681 F

Fターム (46件)：

5F048AA07 ,  5F048AB01 ,  5F048AB06 ,  5F048AB07 ,  5F048AC03 ,  5F048AC10 ,  5F048BA00 ,  5F048BA01 ,  5F048BA16 ,  5F048BB05 ,  5F048BB08 ,  5F048BB11 ,  5F048BB13 ,  5F048BB16 ,  5F048BC05 ,  5F048BC06 ,  5F048BE03 ,  5F048BF02 ,  5F048BF06 ,  5F048BF07 ,  5F048BF12 ,  5F048BG12 ,  5F048BG14 ,  5F048DA25 ,  5F058BA01 ,  5F058BA05 ,  5F058BA06 ,  5F058BC02 ,  5F058BE03 ,  5F058BF55 ,  5F058BF63 ,  5F058BJ01 ,  5F058BJ10 ,  5F083AD22 ,  5F083GA06 ,  5F083GA24 ,  5F083JA32 ,  5F083JA39 ,  5F083JA55 ,  5F083KA03 ,  5F083NA02 ,  5F083PR21 ,  5F083PR44 ,  5F083PR47 ,  5F083PR48 ,  5F083ZA07