特許
J-GLOBAL ID：200903054863467347
共用カラムCMOS・EPROMメモリ及びそのメモリトランジスタのプログラム方法
発明者：
出願人/特許権者：
代理人 (1件)：
古谷 馨 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-046726
公開番号（公開出願番号）：特開平6-044790
出願日： 1993年03月08日
公開日（公表日）： 1994年02月18日
要約：
【要約】【目的】 共用カラムEPROMにおける書き込み擾乱を防止するカラム選択回路を用いたCMOSメモリを提供すること【構成】 既選択メモリトランシ ゙スタがフ ゚ロク ゙ラムされる際に、ソースフ ゚ロク ゙ラム電圧に接続されるべき既選択メモリトランシ ゙スタのソース側にある全カラムを選択し、ト ゙レーンフ ゚ロク ゙ラム電圧に接続されるべき既選択メモリトランシ ゙スタのト ゙レーン側にある全カラムを選択することにより、擾乱を防止する。非選択メモリトランシ ゙スタの両端の電位差を減じることにより、書き込み擾乱が防止される。これは、全ての隣接するカラム間に短絡装置を設けることによっても実施可能である。或るメモリトランシ ゙スタが選択された場合、その既選択メモリセルのソース及びト ゙レーンのカラム間の短絡装置を除いた全ての短絡装置をイネーフ ゙ルにする。これはまた、通常の選択ラインにより制御されるトランシ ゙スタからなる短絡装置を用いることにより、必要な選択ラインの数を最小限にするよう更に改善することもできる。
請求項（抜粋）：
a)ワードラインを共用する複数のメモリトランジスタであって、このメモリトランジスタがカラムに接続されたソース及びドレーンを有し、b)プログラムを行うために前記メモリトランジスタの内の1つを選択する手段であって、前記メモリトランジスタが第1のカラムに接続されたソースと第2のカラムに接続されたドレーンとを有し、この選択手段が、前記選択されたメモリトランジスタのソースをソースプログラム電圧に接続すると共に前記選択されたメモリトランジスタのドレーンをドレーンプログラム電圧に接続し、c)カラム接続手段が、i)前記選択されたメモリトランジスタの、前記選択されたメモリトランジスタのソースと同じ側にある、前記メモリトランジスタの第1のグループのカラムを前記ソースプログラム電圧に接続し、ii)前記選択されたメモリトランジスタの、前記選択されたメモリトランジスタのドレーンと同じ側にある、前記メモリトランジスタの第2のグループのカラムを前記ドレーンプログラム電圧に接続する、という構成からなることを特徴とする、共用カラムCMOS・EPROMメモリ。
IPC (2件)：
FI (3件)：
G11C 17/00 309 A
, G11C 17/00 309 F
, H01L 27/10 434
