特許
J-GLOBAL ID：200903054870283235
情報処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-037203
公開番号（公開出願番号）：特開平6-250931
出願日： 1993年02月26日
公開日（公表日）： 1994年09月09日
要約：
【要約】【目的】 メモリを二重化して信頼性を高め二重書き込み,個別読出しが可能なシステムのハードウエアを削減したり、二重化されたCPUカードで二重書込み,個別読み出しを可能にしたり、複数のCPUが同時に別々のメモリにアクセスできるようにすることを目的とする。【構成】 二重書き時、メモリ1104読出し時、メモリ1105読出し時のそれぞれの場合において、チップセレクト方式によって各メモリをセレクトしたり、メモリに対するチップセレクト信号は、アドレスをデコードするだけでなく、他系からのアクセスなのか否かを示す信号と、書き込みか読み出しかを識別する信号もデコードしたり、ひとつのCPUバスを双方向ゲートでメモリの数に分割し、各々のアドレスデコーダの出力信号をバスアービタが受け判断する。
請求項（抜粋）：
CPUおよびメモリを有するプロセッサシステムにおいて、単一のCPUバスに対し接続された二重化されたメモリと、同一の情報を上記二重化されたメモリに同時に書き込み、これらの情報を個々のメモリについて読出し可能とする書き込み/読出し手段とを備えたことを特徴とする情報処理装置。
IPC (2件)：
G06F 12/16 310
, G06F 13/00 301
