特許

J-GLOBAL ID：200903054885320552

半導体記憶素子及びその製造方法

発明者： 荻原 秀俊 ,  北 明夫
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平6-241540
公開番号（公開出願番号）：特開平8-107187
出願日： 1994年10月05日
公開日（公表日）： 1996年04月23日
要約：

【要約】【目的】 下部電極上にウィンドウを開ける工程をなくす。【構成】 シリコン基板20上に形成された酸化膜21、窒化膜22に開口されたコンタクトホール23に、窒化膜22上から突出するポリシリコンの第1の下部電極24が形成されている。第1の下部電極24の上面上に、水平方向に延在するポリシリコンの第2の下部電極25が形成されている。第2の下部電極25の周囲を上下に突起したサイドウォール26が囲み第3の下部電極を形成している。サイドウォール26の下方の突起部と第2の下部電極25の下面と第1の下部電極24の側面とにより凹型の箱27a及びサイドウォール26の上方の突起部と第2の下部電極25の上面により凹型の箱27bが形成されている。キャパシタ窒化膜28が形成され、さらに上部電極29が形成されている。

請求項（抜粋）：

下部電極と該下部電極を覆うキャパシタ絶縁膜と該キャパシタ絶縁膜を覆う上部電極とを備えた半導体記憶素子において、前記下部電極は、導電体上に形成された絶縁膜に開口されたコントクトホールに形成され、前記絶縁膜上から突出する第1の下部電極と、前記第1の下部電極上に形成され、水平方向に延在する第2の下部電極と、前記第2の下部電極の周囲に形成され、上下に突起するサイドウォールの第3の下部電極とで構成し、前記下部電極の上面部及び下面部に凹型の箱を設けたことを特徴とする半導体記憶素子。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (3件)：

H01L 27/10 621 A ,  H01L 27/04 C ,  H01L 27/10 621 C