特許
J-GLOBAL ID：200903054885560782
電界効果トランジスタの製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小橋 一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-261450
公開番号（公開出願番号）：特開平9-018003
出願日： 1991年08月19日
公開日（公表日）： 1997年01月17日
要約：
【要約】【課題】 ゲート電極のブレークダウン特性を改善した電界効果トランジスタの製造方法を提供する。【解決手段】 ポリシリコンゲート52をマスクとして使用してゲート絶縁膜84をエッチングし、その際に横方向エッチングを行なってアンダーカット84を形成する。次いで、不純物を基板12内に導入した後に、熱酸化を行ない、ゲート及び基板の両方から成長させる酸化物94,96によりアンダーカットを充填し、特に酸化物96の厚さをゲート酸化膜52の厚さ以上で、好適には約2,000Åとさせる。
請求項（抜粋）：
(a)半導体基板の表面上に絶縁層を形成し、(b)前記絶縁層の選択部分上にポリシリコンゲート層を形成し、(c)前記ポリシリコンゲート層をマスクとして使用して前記絶縁層を部分的に選択的にエッチング除去し、その際に前記半導体基体の表面から前記絶縁層を除去すると共に前記ポリシリコンゲート層の周辺端部下側の前記絶縁層部分を横方向エッチングして前記ポリシリコンゲート層を部分的にアンダーカットし、(d)前記絶縁層を除去した領域において前記半導体基体内にドーパントを導入し、(e)酸化性雰囲気に露呈させて、前記ポリシリコンゲート層の周辺端部と前記横方向にアンダーカットした領域に隣接する前記半導体基体の表面との両方を同時的に酸化させて前記ポリシリコンゲート層上及び前記半導体基体上に前記絶縁層の厚さより大きな厚さを有する酸化物層を成長させ、その際に前記横方向アンダーカット領域を前記半導体基体の酸化物成分と前記ポリシリコンゲート層の酸化物成分とにより充填させる、上記各ステップを有することを特徴とする電界効果トランジタの製造方法。
IPC (3件)：
H01L 29/78
, H01L 27/108
, H01L 21/8242
H01L 29/78 301 R
, H01L 27/10 615
, H01L 27/10 681 F
, H01L 27/10 681 D
