特許
J-GLOBAL ID：200903054899014764
MIS電界効果半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-235539
公開番号（公開出願番号）：特開平6-084939
出願日： 1992年09月03日
公開日（公表日）： 1994年03月25日
要約：
【要約】【目的】 MIS電界効果半導体装置の製造方法に関し、短チャネル効果を抑制する為、ソース領域及びドレイン領域を基板上に「かさ上げ」した構造を採りながら、ソース領域及びドレイン領域とメタルのソース電極及びドレイン電極との電気的なコンタクトをフィールド絶縁膜上で行なうことを可能にする。【構成】 フィールド絶縁膜22が形成され且つ活性領域が表出された基板21に多結晶又はアモルファスのシリコン半導体層部分23Pと単結晶シリコン半導体層部分23Sからなるシリコン半導体層23を成長し、単結晶シリコン半導体層部分23Sにゲート電極25を含むゲート部分を形成し、ゲート部分を間に挟んで単結晶シリコンのソース領域28S及びドレイン領域28Dと該各領域に連なる多結晶又はアモルファスの引き出し線28Pを選択成長し、フィールド絶縁膜22上で引き出し線28Pと接続するソース電極30とドレイン電極31を形成する。
請求項（抜粋）：
通常のフィールド絶縁膜が形成され且つ活性領域が表出された基板に前記フィールド絶縁膜上では多結晶或いはアモルファスのシリコン半導体層であると共に前記活性領域上では単結晶シリコン半導体層であるシリコン半導体層を成長させる工程と、次いで、前記活性領域上の単結晶シリコン半導体層にゲート部分を形成してからシリコン選択成長法を適用することに依って前記ゲート部分を間に挟んで単結晶シリコンからなるソース領域とドレイン領域及びその各領域に対応して一体に連なる多結晶或いはアモルファスのシリコンからなる引き出し線を形成する工程と、次いで、前記フィールド絶縁膜上に在る多結晶或いはアモルファスのシリコンからなる引き出し線とコンタクトするソース電極並びにドレイン電極を形成する工程とが含まれてなることを特徴とするMIS電界効果半導体装置の製造方法。
IPC (2件)：
H01L 21/336
, H01L 29/784
