特許
J-GLOBAL ID:200903054914405988

不揮発性半導体記憶装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 長谷川 和音
公報種別:公開公報
出願番号(国際出願番号):特願平7-290958
公開番号(公開出願番号):特開平8-227983
出願日: 1995年11月09日
公開日(公表日): 1996年09月03日
要約:
【要約】【課題】メモリセルトランジスタのしきい値のばらつきを押さえたEEPROMの製造スコストを下げる。【解決手段】P型基板にN型ウェルおよびN型グランド配線層を拡散形成し;Nウェル中にP型ポリシリコンを用いたワード線を形成し;Nウェルに隣接してP基板にヒ素をイオン注入してメモリセルトランジスタのドレイン領域およびソース領域を形成し;ドレイン領域とソース領域との間のチャネル領域上、およびワード線領域上に、所定の間隔をおいて連続したフローティングゲートを形成する。このフローティングゲートと対面するP型ポリシリコンがメモリセルトランジスタのコントロールゲートとして作用する。ワード線に+3Vとー10Vが交互に繰り返すパルスを印加すると、メモリセルトランジスタのしきい値がこのパルスの+3Vに対応した値に収束する。
請求項(抜粋):
半導体基板と;前記半導体基板に形成されるウェルと;前記ウェル中に形成されるワード線領域と;前記ウェルに隣接して前記半導体基板に形成されるドレイン領域およびソース領域と;前記ドレイン領域とソース領域との間のチャネル領域の上、および前記ワード線領域の上に、所定の間隔をおいて配置される連続したフローティングゲートと;を具備したことを特徴とする不揮発性半導体記憶装置。
IPC (5件):
H01L 27/115 ,  G11C 16/06 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (3件):
H01L 27/10 434 ,  G11C 17/00 510 D ,  H01L 29/78 371
引用特許:
審査官引用 (3件)
  • 特開平1-307274
  • 特開昭50-087253
  • 特開平4-155694

前のページに戻る