特許

J-GLOBAL ID：200903054929097554

半導体集積回路装置

発明者： 岡田 雅樹
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平3-343614
公開番号（公開出願番号）：特開平5-175425
出願日： 1991年12月25日
公開日（公表日）： 1993年07月13日
要約：

【要約】【目的】外部から供給される電源電圧を昇圧する昇圧回路を備えた半導体集積回路装置に関し、電源電圧に乗ったノイズを基板電位安定化ダイオードにて緩和し、内部回路の誤動作を防止できることを目的とする。【構成】+10V生成回路7は電源電圧5Vを10Vに昇圧して電圧出力パッド35から出力する。-10V生成回路8は+10V生成回路7の出力電圧と電源電圧0Vとに基づいて-10Vを生成して出力する。基板電位安定化ダイオード41は+10V生成回路7と内部回路9との間に設けられ、基板電位安定化ダイオード42は-10V生成回路8との内部回路9との間に設けられている。そして、+10V生成回路7の出力電圧及び-10V生成回路8の出力電圧はそれぞれ基板電位安定化ダイオード41及び42を介して内部回路9に供給される。

請求項（抜粋）：

外部から供給される電源電圧を昇圧する昇圧回路(7,8)と、昇圧回路(7,8)の昇圧電圧が動作電源として供給される内部回路(9)と、昇圧回路(7,8)の通常動作時において昇圧電圧と電源電圧との間に逆バイアスされる基板電位安定化ダイオード(41,42)とを同一半導体基板(40)上に形成するとともに、この半導体基板(40)に前記昇圧回路(7,8)の昇圧電圧を印加した半導体集積回路装置において、昇圧回路(7,8)と内部回路(9)との間に基板電位安定化ダイオード(41,42)を設け、この基板電位安定化ダイオード(41,42)を経由して昇圧回路(7,8)の昇圧電圧を内部回路(9)に供給するようにしたことを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 27/04 ,  H01L 27/06