特許
J-GLOBAL ID：200903054938615169
情報処理システム及び情報処理方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
大塚 康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-213373
公開番号（公開出願番号）：特開平9-062577
出願日： 1995年08月22日
公開日（公表日）： 1997年03月07日
要約：
【要約】【課題】キャッシュメモリの内容を、同期命令により一斉に主記憶にライトバックすると、その処理によりシステムの性能が低下する。【解決手段】キャッシュメモリに読み込んだデータブロックを更新する際、更新されたデータブロックの数を計数して状態フラグカウンタ117に記憶しておく。この値が、規定値メモリに予め設定された値を越えたなら、キャッシュ内の更新されたデータブロックを主記憶にライトバックする。このため、同期命令により行うライトバックに集中せず、性能を落とすことを防止できる。
請求項（抜粋）：
複数のプロセッサとそれぞれに付随するキャッシュ・メモリと、主メモリ、及びキャッシュ・メモリと主メモリとを相互に接続する結合網を含む情報処理システムにおいて、各プロセッサの処理が予め定めた段階に達した場合、当該プロセッサに付随するキャッシュ・メモリ中に存在するデータ・ブロックを主メモリに反映し、当該データ・ブロックの内容の一貫性を保持する一貫性保持処理を実行することを特徴とする情報処理システム。
IPC (2件)：
G06F 12/08 310
, G06F 15/163
G06F 12/08 310 B
, G06F 15/16 320 K
