特許

J-GLOBAL ID：200903054956170123

半導体装置の製造方法

発明者： 山中 英俊
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平9-181354
公開番号（公開出願番号）：特開平11-026436
出願日： 1997年07月07日
公開日（公表日）： 1999年01月29日
要約：

【要約】【課題】 解像限界が適用されて露光形成されることにより極めて細く、しかも長大なレジスト残しパターンが、その後の工程で倒れて不良要因となる。【解決手段】 加工対象膜上に、細長いライン状の残しパターン部22を含むレジストパターン20を形成し、当該レジストパターン20をマスクとして下地の加工対象膜をエッチングする。レジストパターン20は、残しパターン部22を近くのパターン部に接続する連結パターン部24を有し、当該エッチングとは別の工程(例えば、当該エッチング後またはエッチングに先立つメモリアレイの周辺回路の導電層形成工程)で、連結パターン部24下の加工対象膜部分を除去する。

請求項（抜粋）：

加工対象膜上に、細長いライン状の残しパターン部を含むレジストパターンを形成し、当該レジストパターンをマスクとして下地の前記加工対象膜をエッチングする半導体装置の製造方法であって、前記レジストパターンは、前記残しパターン部を近くのパターン部に接続する連結パターン部を有し、当該エッチングとは別の工程で、前記連結パターン部下の加工対象膜部分を除去する半導体装置の製造方法。

IPC (5件)：

H01L 21/3065 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 21/302 J ,  H01L 27/10 434 ,  H01L 29/78 371