特許

J-GLOBAL ID：200903055002971229

静電誘導半導体装置

発明者： 吉田 友幸 ,  橋本 昭二 ,  石子 雅康 ,  只野 博 ,  杉山 進
出願人/特許権者： 株式会社豊田中央研究所
代理人 (1件)： 吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-061565
公開番号（公開出願番号）：特開平6-275849
出願日： 1993年03月22日
公開日（公表日）： 1994年09月30日
要約：

【要約】【目的】 低オン電圧抵抗でターンオフ時の安全動作領域が広く、かつ信頼性が高い構造の静電誘導半導体装置を提供する。【構成】 半導体基板2の表側の表面部分にゲート領域3とソース領域(N+ )4を備え、裏側にドレイン領域(N+ )5を備える。周辺部のゲート領域3の一部表面とソース領域4の表面を除くSi基板表面には絶縁層7が形成され、ソース領域4の表面と絶縁層7の表面には多結晶シリコン層8が連続形成される。多結晶シリコン層8の表面にはソース電極4 ́が連続形成され、素子周辺部のゲート領域3の表面上にはゲート電極3 ́が形成される。ゲート領域3は、不純物を高濃度に拡散した半導体領域3aとその上部に形成されたコバルトシリサイド層3bからなる。ソース電極4 ́の微細なパターニングは必要でなく、断面積を増加させるとともに、ゲート領域の抵抗を下げ、ターンオフ時の破壊耐圧を減少させる。

請求項（抜粋）：

単結晶シリコン基板の表面部分にゲート領域とソース領域を備える静電誘導半導体装置において、前記ゲート領域内の表面部分に少なくとも1000°Cの耐熱性を有し、かつ比抵抗が少なくとも10-4Ω・cmより小さい金属シリサイド層が形成され、前記金属シリサイド層の表面には一部の領域を除いて絶縁層が形成され、前記ソース領域の表面と前記絶縁層表面には多結晶シリコン層が連続形成され、前記多結晶シリコン層の表面にはソース電極が連続形成され、前記金属シリサイド表面の絶縁層が形成されている領域にのみゲート電極が形成され、てなることを特徴とする静電誘導半導体装置。

IPC (2件)：

H01L 29/804 ,  H01L 29/74