特許
J-GLOBAL ID：200903055003653743
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-237945
公開番号（公開出願番号）：特開平6-085187
出願日： 1992年09月07日
公開日（公表日）： 1994年03月25日
要約：
【要約】【目的】スタックトキャパシタ構造のDRAMにおいて、容量蓄積電極を厚くした場合にもアルミニウム系配線の加工を容易にすることと高誘電体膜を容量絶縁膜として使用できるようにする。【構成】スタックトキャパシタを有する半導体記憶装置において、スタックトキャパシタをビット線7及びアルミニウム系配線9の上方に層間絶縁膜10を介して形成することを特徴としている。【効果】本発明によれば、ステッパーやフォトレジストのフォーカスマージンに制限されることなく容量蓄積電極を厚くすることができるとともに、酸化タンタル(Ta2 O5 )などの高温に耐えられない誘電率の大きな金属酸化物を容量絶縁膜として使用できるので、メモリセルの占有面積を小さくした場合でも、メモリセルの情報を正確に読み出すのに十分な静電容量が得られる。
請求項（抜粋）：
半導体基板の表面部に形成された一対のソース・ドレイン領域を有する選択トランジスタと、前記選択トランジスタを被覆する所定の層間絶縁膜に被着され一方の前記ソース・ドレイン領域に接続されるビット線と、前記ビット線を覆う他の層間絶縁膜に被着された第1のアルミニウム系配線と、前記第1のアルミニウム系配線を覆う更に他の層間絶縁膜に被着されコンタクトホールを介して他方の前記ソース・ドレイン領域に接続される容量蓄積電極を有する容量素子とを有することを特徴とする半導体記憶装置。
IPC (2件)：
引用特許：
前のページに戻る
