特許

J-GLOBAL ID：200903055039727310

ランダム・アクセス・メモリ

発明者： 密岡 久仁彦
出願人/特許権者： ヤマハ株式会社
代理人 (1件)： 川▲崎▼ 研二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-059728
公開番号（公開出願番号）：特開平11-260060
出願日： 1998年03月11日
公開日（公表日）： 1999年09月24日
要約：

【要約】【課題】 ランダム・アクセス・メモリにおいて、低消費電力化とともに、読み出しの高速化を図る。【解決手段】 複数のメモリーブロックMB1〜MBnで共有されるグローバルビット線GB1、GB2と、メモリーブロック内のメモリーセルM1〜Mnにおいて共用されるローカルビット線LB1、LB2と、読み出し前に、グローバルビット線GB1、GB2とすべてのローカルビット線LB1、LB2とをプリチャージするプリチャージ回路10、50と、読み出し時には、グローバルビット線GB1、GB2とそのアクセスにかかるメモリーセルを有するブロックのローカルビット線LB1、LB2とを接続するとともに、読み出しの前に、グローバルビット線GB1、GB2とすべてのローカルビット線LB1、LB2を接続するトランジスタ41、42とを備える。

請求項（抜粋）：

書き込み時に、ビット線のレベルの遷移に対応して電荷を蓄積するメモリーセル、あるいは、読み出し時に、蓄積した電荷に応じて前記ビット線のレベルを遷移させるメモリーセルからなるランダム・アクセス・メモリにおいて、複数のブロックで共有される第1のビット線と、前記ブロック内のメモリーセルにおいて前記ビット線として共用される第2のビット線と、読み出しまたは書き込み時には、前記第1のビット線とそのアクセスにかかるメモリーセルを有するブロックの第2のビット線とを接続する接続手段と、読み出しまたは書き込みの前に、前記第1のビット線と前記第2のビット線とを予め所定の電位にするプリチャージ手段と、読み出しまたは書き込みの前に、前記第1のビット線と前記第2のビット線とを等電位にする等電化手段とを具備することを特徴とするランダム・アクセス・メモリ。

IPC (3件)：

G11C 11/41 ,  G11C 11/409 ,  G11C 11/401

FI (4件)：

G11C 11/34 301 E ,  G11C 11/34 M ,  G11C 11/34 353 F ,  G11C 11/34 362 B