特許

J-GLOBAL ID：200903055051055270

半導体素子の製造方法

発明者： 辻本 雅夫
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 菊池 弘
公報種別：公開公報
出願番号（国際出願番号）：特願平3-315276
公開番号（公開出願番号）：特開平5-129633
出願日： 1991年11月05日
公開日（公表日）： 1993年05月25日
要約：

【要約】【目的】 ゲート酸化膜の破壊耐圧を大幅に向上できる半導体素子の製造方法を提供することを目的とする。【構成】 フィールド酸化膜14を形成してシリコン基板11に素子分離を施してシリコン基板上のメモリセルの領域に第1の多結晶シリコン15とシリコン酸化膜16を形成した後、全面にシリコン窒化膜17と熱酸化法によりシリコン酸化膜18を順次形成し、メモリセルの周辺回路の領域上のシリコン窒化膜17とシリコン酸化膜18を除去した後にシリコン酸化膜19を形成するようにしたものである。

請求項（抜粋）：

フィールド酸化膜により素子分離が既に施されているシリコン基板上に、第1のシリコン酸化膜を形成する工程と、同シリコン窒化膜を形成する工程と、前記シリコン窒化膜上に、熱酸化法により第2のシリコン酸化膜を形成する工程と、前記第2のシリコン酸化膜と前記シリコン窒化膜とによる積層膜を、前記シリコン基板上のメモリセルの周辺回路となる部分から除去する工程と、全面に第3のシリコン酸化膜を形成する工程と、よりなる半導体素子の製造方法。

IPC (3件)：

H01L 29/788 ,  H01L 29/792 ,  H01L 21/90

引用特許：

審査官引用 (3件)

• 特開昭62-073774
  
• 特開平4-085882
  
• 特開平4-186778