特許

J-GLOBAL ID：200903055055587501

情報処理装置

発明者： 大森 拓郎
出願人/特許権者： シャープ株式会社
代理人 (1件)： 川口 義雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-137230
公開番号（公開出願番号）：特開平5-333829
出願日： 1992年05月28日
公開日（公表日）： 1993年12月17日
要約：

【要約】 (修正有)【目的】 ソフトウェアに依存せず表示処理の遅れがなく表示データを間引いて縮小処理を行う。【構成】 CPUに接続されてバス20は表示システムに対し、チップセレクト信号、アドレスストローブ信号を供給するとともに、アドレスと表示データも供給する。表示システムはアクセスの終了を示すACK信号をバス20へ帰す。サブコントローラ11はバッファメモリ12へ送信されるアドレス、同期信号、バス20を介しての表示データの読出し及び書込みのためのCPUサイクル、バッファメモリ12をリフレッシュするためのリフレッシュサイクル、及びバッファメモリ12内の表示データ転送のための転送サイクルを加工して送信する。

請求項（抜粋）：

バッファメモリと、該バッファメモリに格納された表示データを表示する表示装置と、バスを介してCPUと接続されており、前記バッファメモリの表示データの書込み及び読出しを制御し、前記バッファメモリから前記表示装置への表示データの出力を制御する第1の制御手段と、該第1の制御手段に接続されており、前記表示装置における論理画面を物理画面に適合するべく表示データを縮小するために、前記第1の制御手段から前記バッファメモリへ送信されるアドレス、同期信号、前記バスを介しての表示データの読出し及び書込みのためのCPUサイクル、前記バッファメモリをリフレッシュするためのリフレッシュサイクル、及び前記バッファメモリ内の表示データ転送のための転送サイクルを加工して、前記バッファメモリに送信する第2の制御手段とを備えたことを特徴とする情報処理装置。

IPC (8件)：

G09G 5/00 ,  G06F 3/153 ,  G06F 3/153 336 ,  G06F 15/66 355 ,  G09G 5/02 ,  G09G 5/18 ,  G09G 5/36 ,  H04N 1/393