特許

J-GLOBAL ID：200903055068810471

キャッシュメモリシステム

発明者： 渡邊 貴志
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平3-348636
公開番号（公開出願番号）：特開平5-158795
出願日： 1991年12月06日
公開日（公表日）： 1993年06月25日
要約：

【要約】【目的】 プログラム毎に適切なブロックサイズの値を設定することができるキャッシュメモリシステムを提供すること。【構成】 最小ブロックサイズのときに必要十分な記憶容量を有するキャッシュタグメモリ11と、最大ブロックサイズのときに必要十分なビット幅を持つブロック内アドレスカウンタ13と、キャッシュメモリのブロックサイズを指定するブロックサイズ指定手段10と、キャッシュミス時に記ブロック内アドレスカウンタ13、キャッシュタグメモリ11及びキャッシュデータメモリ12を制御するキャッシュ制御回路17とを有している。【効果】 ブロックサイズが固定されているキャッシュメモリシステムに比べて高いキャッシュヒット率を得ることができ、コンピュータシステムの処理速度を高めることができる。

請求項（抜粋）：

キャッシュデータを保持するキャッシュデータメモリを有するキャッシュメモリシステムにおいて、最小ブロックサイズの時に必要十分な記憶容量を有するキャッシュタグメモリと、最大ブロックサイズのときに必要十分なビット幅を持つブロック内アドレスカウンタと、キャッシュメモリのブロックサイズを指定するブロックサイズ指定手段と、キャッシュミス時に前記ブロック内アドレスカウンタ、前記キャッシュタグメモリ及び前記キャッシュデータメモリを制御するキャッシュ制御回路とを含むことを特徴とするキャッシュメモリシステム。

IPC (2件)：

G06F 12/08 310 ,  G06F 12/12

引用特許：

審査官引用 (2件)

• 特開昭63-157249
  
• 特表昭56-501548