特許

J-GLOBAL ID：200903055069058242

薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置

発明者： 張 宏勇
出願人/特許権者： 富士通株式会社
代理人 (1件)： 森岡 正樹
公報種別：公開公報
出願番号（国際出願番号）：特願平11-295677
公開番号（公開出願番号）：特開2001-119029
出願日： 1999年10月18日
公開日（公表日）： 2001年04月27日
要約：

【要約】【課題】本発明は、薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置に関し、寄生容量を抑え、製造歩留まりを向上させた薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置を提供することを目的とする。【解決手段】基板上に形成されたゲート電極4と、ゲート電極上に形成されたゲート絶縁膜6と、ゲート電極4上のゲート絶縁膜6上に形成された動作半導体膜8と、動作半導体膜上に形成されたチャネル保護膜3と、チャネル保護膜3を挟んで動作半導体膜に接続されたソース/ドレイン電極14,15とを備えたボトムゲート型の薄膜トランジスタ1において、チャネル保護膜3は、動作半導体膜8の上部界面に接触する第1の絶縁層10と、第1の絶縁層上に形成された第2の絶縁層11とを有するように構成する。

請求項（抜粋）：

基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート電極上の前記ゲート絶縁膜上に形成された動作半導体膜と、前記動作半導体膜上に形成されたチャネル保護膜と、前記チャネル保護膜を挟んで前記動作半導体膜に接続されたソース/ドレイン電極とを備えたボトムゲート型の薄膜トランジスタにおいて、前記チャネル保護膜は、前記動作半導体膜の上部界面に接触する第1の絶縁層と、前記第1の絶縁層上に形成された第2の絶縁層とを有していることを特徴とする薄膜トランジスタ。

IPC (3件)：

H01L 29/786 ,  G02F 1/1365 ,  G09F 9/30 338

FI (3件)：

G09F 9/30 338 ,  H01L 29/78 619 A ,  G02F 1/136 500

Fターム (80件)：

2H092GA29 ,  2H092HA14 ,  2H092HA15 ,  2H092HA28 ,  2H092JA26 ,  2H092JA34 ,  2H092JA37 ,  2H092JA39 ,  2H092JA41 ,  2H092JA46 ,  2H092JB51 ,  2H092JB69 ,  2H092KA04 ,  2H092KA05 ,  2H092MA05 ,  2H092MA08 ,  2H092MA13 ,  2H092MA19 ,  2H092MA30 ,  2H092MA42 ,  2H092NA01 ,  2H092NA07 ,  2H092NA19 ,  2H092NA23 ,  2H092NA29 ,  2H092PA01 ,  5C094AA02 ,  5C094AA06 ,  5C094AA13 ,  5C094AA31 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094DA13 ,  5C094DA15 ,  5C094DB04 ,  5C094EA04 ,  5C094EA07 ,  5C094FA01 ,  5C094FA02 ,  5C094FB01 ,  5C094FB02 ,  5C094FB12 ,  5C094FB14 ,  5C094FB15 ,  5C094GB10 ,  5F110AA02 ,  5F110BB01 ,  5F110BB02 ,  5F110BB04 ,  5F110CC07 ,  5F110DD02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE44 ,  5F110FF03 ,  5F110FF30 ,  5F110FF31 ,  5F110GG02 ,  5F110GG13 ,  5F110GG15 ,  5F110GG24 ,  5F110GG25 ,  5F110HJ04 ,  5F110HJ18 ,  5F110HJ22 ,  5F110HJ23 ,  5F110HL04 ,  5F110HL06 ,  5F110HL07 ,  5F110HL23 ,  5F110HM15 ,  5F110NN02 ,  5F110NN23 ,  5F110NN24 ,  5F110NN35 ,  5F110PP03 ,  5F110QQ04 ,  5F110QQ05 ,  5F110QQ12