特許
J-GLOBAL ID：200903055069622636
集積回路の自動配線方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-008932
公開番号（公開出願番号）：特開平6-223134
出願日： 1993年01月22日
公開日（公表日）： 1994年08月12日
要約：
【要約】【目的】 分岐のあるクロック配線径路において、スキューを最小にしながらディレイも最小化するように径路分岐点及び配線幅を決定する。【構成】 配線幅を固定してスキュー最小となる径路分岐点を決定する処理と、径路分岐点を固定してディレイ最小となる配線幅を決定する処理を、交互に繰り返しながら収束解を求める。配線幅を決定する処理においては、ディレイを各分岐点間径路の配線幅の関数として表わしておき、その関数の配線幅に対する偏導関数を求め、その絶対値がそれぞれ最小となるように配線幅を求める。
請求項（抜粋）：
半導体基板上に置かれたルートドライバーセルから中継用バッファセルを経由して複数個の末端セルにクロック信号を供給する際に、当該末端セルを少なくとも1個以上含むクラスタを生成し前記末端セルを複数のグループに分け、前記ルートドライバーセルをルートノードとし前記クラスタをリーフノードとするバイナリツリー状の配線径路を生成し、中継用バッファセルが駆動するサブツリーの深さにおいて、ある深さ以上になると後段に別の中継用バッファセルを挿入した場合の方が、当該サブツリー深さより下流側のあらゆる地点での遅延時間を小さくできる前記サブツリーの深さを求め、当該サブツリーの深さを上限として前記バイナリツリー上のクロック信号伝搬遅延時間が最小化される部位に当該中継用バッファセルを挿入したのち、バイナリツリーの下位分岐ノードから順に、当該分岐ノードより前記リーフノードにいたる径路のRC遅延量を計算してその差が最小となるように当該分岐ノードの物理的位置を設定し、前記中継用バッファセルの挿入に伴う回路接続情報の更新およびこのバッファセル近傍のセル配置情報を修正してセル同士の重なりを除去し、確定した配置情報にもとづいて各クラスタ内の詳細な配線径路を決定し、決定された配線径路から求まるクラスタ内の正確な遅延量にもとづいて各分岐ノードの位置を決定し、その分岐ノード間の詳細な配線径路を決定することを特徴とする集積回路の自動配線方法。
IPC (2件)：
G06F 15/60 370
, H01L 21/82
H01L 21/82 C
, H01L 21/82 P
