特許
J-GLOBAL ID：200903055071423381
キャッシュメモリ構成判別方法および計算機システム
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
矢島 保夫
公報種別：公開公報
出願番号（国際出願番号）：特願平4-316427
公開番号（公開出願番号）：特開平6-149676
出願日： 1992年10月30日
公開日（公表日）： 1994年05月31日
要約：
【要約】 (修正有)【目的】コンパイラやアプリケーションプログラムなどにキャッシュメモリ構成を意識させ、キャッシュミスによる実行待ち時間の発生を低減したプログラムの実行を可能とし、これによりプログラムの実行を高速化する。【構成】命令処理ユニットから主メモリへアクセスする際の主メモリアクセス時間をアクセス時間測定部206より求め、該主メモリアクセス時間に基づいてキャッシュメモリ構成を判別部211が判別する。求めたキャッシュメモリ構成情報は、キャッシュメモリ構成情報ファイル203に記録され、コンパイラやオペレーティングシステムなどにより読出される。コンパイラ223はキャッシュメモリ構成情報をこのファイル203から入力してキャッシュメモリを意識した命令配置最適化部227で最適化を実行し、アプリケーションプログラムはシステムコールを用いてキャッシュメモリ構成情報を受け取り、結果として最適化された機械語命令229を得る。
請求項（抜粋）：
命令処理ユニットの内部レジスタと主メモリとの間のデータ転送が行われる計算機システムの中央処理装置におけるキャッシュメモリ構成を判別する方法であって、前記命令処理ユニットから主メモリへアクセスする際の主メモリアクセス時間を求めるステップと、該主メモリアクセス時間に基づいてキャッシュメモリ構成を判別するステップとを備えたことを特徴とするキャッシュメモリ構成判別方法。
IPC (2件)：
G06F 12/08
, G06F 12/08 310
