特許

J-GLOBAL ID：200903055072958300

半導体製造装置における成膜条件設定方法

発明者： 嘉指 真人 ,  油谷 広治 ,  余川 孝士
出願人/特許権者： 国際電気株式会社
代理人 (1件)： 石戸 元
公報種別：公開公報
出願番号（国際出願番号）：特願平7-088220
公開番号（公開出願番号）：特開平8-288516
出願日： 1995年04月13日
公開日（公表日）： 1996年11月01日
要約：

【要約】【目的】 加熱室及び成膜室を成膜に最適な最良状態に整え、膜質を向上させる。【構成】 ウェーハ若しくは基板を成膜処理する前にスタンバイレシピを実行し、制御装置の表示画面をスタンバイレシピ編集画面とし、加熱室Hの加熱時間Thと温度th、所要数の成膜室R1〜R3の処理時間Tr1 〜Tr3 と温度tr1 〜tr3 ,高周波電力RFr1 〜RFr3 ,真空引き時の圧力値Pr1 〜Pr3 等を画面操作により変更させて成膜条件を設定することを特徴とする。

請求項（抜粋）：

反応室として所要数の成膜室を有しウェーハ若しくは基板を各室,に順に搬送し制御装置により連続して成膜処理する半導体製造装置において、ウェーハ若しくは基板を成膜処理する前にスタンバイレシピを実行し、作業者が前記成膜室の処理時間と温度,高周波電力,真空引き時の圧力値等を前記制御装置により変更させて成膜条件を設定することを特徴とする半導体製造装置における成膜条件設定方法。

IPC (6件)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500 ,  H01L 21/02 ,  H01L 21/205 ,  H01L 21/31

FI (5件)：

H01L 29/78 627 B ,  G02F 1/136 500 ,  H01L 21/02 Z ,  H01L 21/205 ,  H01L 21/31 Z