特許
J-GLOBAL ID:200903055087363206
半導体装置
発明者:
,
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2001-368010
公開番号(公開出願番号):特開2003-168803
出願日: 2001年11月30日
公開日(公表日): 2003年06月13日
要約:
【要約】【課題】 絶縁基板上で、論理回路の動作周波数を向上させ、または消費電力を低減させつつ、待機時の論理回路の消費電力を低減する。また、論理回路の動作周波数向上とTFTのサイズ縮小化をはかり、更なる高機能化・高付加価値の半導体装置を提供すること。【解決手段】 バックゲート電極に印加する電位を変化させ、TFTのしきい値を制御することによってリーク電流を低減することのできるTFTによって、待機時に論理回路を電源線から電気的に切り離し、あるいは動作時に論理回路と電源線を電気的に接続する制御をする構造をもつ。また、上記TFTと同じ作製工程によって作製された別のTFTによって構成された論理回路をもつ半導体装置が提供される。
請求項(抜粋):
論理回路と、薄膜トランジスタとを有する半導体装置であって、前記薄膜トランジスタは前記論理回路と電源との接続を制御しており、前記薄膜トランジスタは、第1の電極と、前記第1の電極上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された活性層と、前記活性層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された第2の電極とを有し、前記第1の電極と前記第2の電極は、前記活性層を間に挟んで重なり合っていることを特徴とする半導体装置。
IPC (4件):
H01L 29/786
, G02F 1/1368
, G09F 9/30 338
, G09F 9/35
FI (6件):
G02F 1/1368
, G09F 9/30 338
, G09F 9/35
, H01L 29/78 617 N
, H01L 29/78 614
, H01L 29/78 613 A
Fターム (90件):
2H092GA59
, 2H092JA24
, 2H092JA37
, 2H092KA04
, 2H092KA07
, 2H092KA08
, 2H092KA10
, 2H092KA12
, 2H092KA18
, 2H092MA05
, 2H092MA08
, 2H092MA17
, 2H092MA27
, 2H092MA30
, 2H092NA22
, 2H092NA24
, 2H092NA26
, 2H092NA27
, 2H092NA29
, 2H092PA01
, 5C094AA22
, 5C094AA25
, 5C094BA03
, 5C094BA27
, 5C094BA43
, 5C094CA19
, 5C094CA24
, 5C094DA13
, 5C094EA10
, 5C094FB12
, 5C094FB14
, 5C094HA07
, 5C094HA08
, 5F110AA06
, 5F110AA08
, 5F110AA09
, 5F110AA30
, 5F110BB02
, 5F110BB03
, 5F110BB04
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD11
, 5F110DD22
, 5F110EE01
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110EE09
, 5F110EE14
, 5F110EE15
, 5F110EE23
, 5F110EE24
, 5F110EE30
, 5F110FF02
, 5F110FF04
, 5F110FF09
, 5F110FF28
, 5F110FF30
, 5F110GG01
, 5F110GG02
, 5F110GG13
, 5F110GG17
, 5F110GG24
, 5F110GG45
, 5F110HJ01
, 5F110HJ04
, 5F110HJ12
, 5F110HJ23
, 5F110HL03
, 5F110HL04
, 5F110HL11
, 5F110HM15
, 5F110NN03
, 5F110NN23
, 5F110NN24
, 5F110NN25
, 5F110NN27
, 5F110NN35
, 5F110NN72
, 5F110PP01
, 5F110PP03
, 5F110PP05
, 5F110PP06
, 5F110PP24
, 5F110PP35
, 5F110QQ11
, 5F110QQ19
, 5F110QQ23
引用特許:
前のページに戻る