特許

J-GLOBAL ID：200903055116912354

半導体装置の製造方法

発明者： 麻生 浩由
出願人/特許権者： 川崎製鉄株式会社
代理人 (1件)： 高矢 諭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-226329
公開番号（公開出願番号）：特開平8-097291
出願日： 1994年09月21日
公開日（公表日）： 1996年04月12日
要約：

【要約】【目的】 ホットキャリア寿命の向上及び接合リーク電流の低減を図りトランジスタの信頼性を向上させる。【構成】 ポリサイドゲート搭載MOSトランジスタの製造工程において、ソース/ドレイン領域形成時に、マスク用の酸化膜無しでイオン注入を行い、層間絶縁膜を付ける前に、該イオン注入領域をファーネス・アニール処理することにより、接合リーク電流の低減とホットキャリア寿命の向上を達成する。

請求項（抜粋）：

ポリサイドゲート搭載CMOSトランジスタの製造工程で、ソース/ドレイン領域形成時にマスク用の酸化膜を使用せずに高濃度イオンを注入し、且つ、それによりシリコン基板内部に誘起された結晶欠陥を回復する熱処理を、層間絶縁膜を付ける前にファーネス・アニールにより行うことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/265 ,  H01L 29/78

FI (3件)：

H01L 27/08 321 D ,  H01L 21/265 A ,  H01L 29/78 301 F