特許

J-GLOBAL ID：200903055141049393

半導体素子の電極形成方法

発明者： 冨永 久昭
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-293414
公開番号（公開出願番号）：特開平6-151354
出願日： 1992年10月30日
公開日（公表日）： 1994年05月31日
要約：

【要約】 (修正有)【目的】 オーミック電極の熱処理によって発生するボーリングアップの凹凸を防止できる半導体素子の電極形成方法を提供する。【構成】 GaAs半絶縁性基板1上に、n-型バッファ層2、n型動作層3、n++型高伝導層4を連続して順次エピタキシャル成長させ、その上にAuとGeとの合金(Ge比12%)、Ni、Auの各金属を真空蒸着によって積層して、後にオーミック電極となる金属膜6を形成する。さらにその上に、絶縁膜7、例えばSiN膜を全面に堆積する。その後、白熱線、ランプなどを用いて得られる放射光を照射することにより急速熱処理を行う熱放射アニール(RTP)によって、絶縁膜下のGe金属がGaAs基板に拡散されて、オーミック電極が形成される。

請求項（抜粋）：

半絶縁性基板上に、半導体素子の金属製のオーミック電極を形成する半導体素子の電極形成方法において、前記基板上に複数の金属を真空蒸着にて堆積する工程と、前記オーミック電極形成領域以外の前記金属を除去する工程と、熱処理前のオーミック電極上に絶縁膜を堆積する工程と、該オーミック電極上を熱処理して合金化する工程とを備えていることを特徴とする半導体素子の電極形成方法。

IPC (4件)：

H01L 21/28 301 ,  H01L 21/26 ,  H01L 21/338 ,  H01L 29/812