特許

J-GLOBAL ID：200903055160784304

トランジスタの製造方法、トランジスタ、電気光学基板、電気光学装置、電子機器

発明者： 齊藤 潤
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 渡邊 隆 ,  志賀 正武 ,  実広 信哉
公報種別：公開公報
出願番号（国際出願番号）：特願2003-082962
公開番号（公開出願番号）：特開2004-296487
出願日： 2003年03月25日
公開日（公表日）： 2004年10月21日
要約：

【課題】耐圧が高く、ゲート電極同士の短絡が確実に防止されたトランジスタを簡素なプロセスで製造できるようにする。【解決手段】まず、SIMOX手法を用いて半導体基板206の内部に絶縁層207,208を形成し、この半導体基板206を絶縁基板10Aに貼り合わせる。次に、半導体基板206を、絶縁層207,208を含む表層部を除いて絶縁基板10Aから分離(剥離)することで、絶縁層207により絶縁された半導体膜206c,206dの積層膜を形成する。そして、一方の半導体膜206cをパターニングして能動層となる半導体膜を形成するとともに、他方の半導体膜206dをパターニングしてゲート電極を形成する。【選択図】 図5

請求項（抜粋）：

半導体基板からなる第1の基板の内部に絶縁層を形成する工程と、 上記第1の基板を第2の基板に貼り合わせる工程と、 上記第2の基板に貼り合わされた上記第1の基板のうち、上記第2の基板と反対側の表層部を分離することにより、上記第2の基板上に上記絶縁層により互いに絶縁された半導体の積層膜を形成する工程と、 上記半導体の積層膜における最上層の半導体膜をパターニングしてゲート電極を形成する工程とを備えたことを特徴とする、トランジスタの製造方法。

IPC (4件)：

H01L21/336 ,  H01L21/265 ,  H01L27/12 ,  H01L29/786

FI (6件)：

H01L29/78 627D ,  H01L27/12 B ,  H01L27/12 E ,  H01L29/78 617J ,  H01L21/265 J ,  H01L29/78 617V

Fターム (35件)：

5F110AA11 ,  5F110AA30 ,  5F110BB02 ,  5F110CC02 ,  5F110DD03 ,  5F110DD12 ,  5F110DD13 ,  5F110EE08 ,  5F110FF02 ,  5F110FF03 ,  5F110GG02 ,  5F110GG12 ,  5F110GG25 ,  5F110GG31 ,  5F110GG52 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL03 ,  5F110HL05 ,  5F110HM15 ,  5F110NN04 ,  5F110NN22 ,  5F110NN23 ,  5F110NN24 ,  5F110NN25 ,  5F110NN26 ,  5F110NN46 ,  5F110NN53 ,  5F110NN54 ,  5F110NN55 ,  5F110NN71 ,  5F110NN72 ,  5F110QQ17 ,  5F110QQ19