特許

J-GLOBAL ID：200903055164933673

半導体装置の製造方法および半導体製造装置

発明者： 嶋瀬 朗 ,  水越 克郎
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-238665
公開番号（公開出願番号）：特開2003-051471
出願日： 2001年08月07日
公開日（公表日）： 2003年02月21日
要約：

【要約】【課題】 半導体基板を裏面より研磨し薄膜化する工程において、その研磨の終点検出の精度を向上する。【解決手段】 半導体基板2の裏面を研磨し、たとえば波長が約1μm以下の短波長レーザの透過できる膜厚となった時に、その短波長レーザをpn接合が形成されている部分に照射すると、そのpn接合部にはOBICが流れ始める。さらに半導体基板2の薄膜化を進めることにより、OBICの値は増加していくことから、OBICの値が所定の値となった時に、半導体基板2の膜厚が所望の膜厚になったことを検知することができる。すなわち、その時点で半導体基板2の裏面の研磨の終点を検出することができる。

請求項（抜粋）：

(a)その主面近傍に半導体素子を有し、その主面に配線を有する半導体基板を裏面より所定量薄くする工程、(b)前記(a)工程後、所定の波長の第1レーザを前記半導体基板の裏面より所定の第1領域へ照射する工程、(c)前記(b)工程により前記第1領域から発生する第1電流を測定する工程、(d)前記第1電流の電流値が所定値になるまで、前記(a)〜(c)の工程を繰り返す工程、(e)前記第1電流の電流値が所定値となった場合に、前記半導体素子または前記配線の解析を行う工程、を含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/304 622 ,  H01L 21/304 631 ,  H01L 21/3065

FI (3件)：

H01L 21/304 622 S ,  H01L 21/304 631 ,  H01L 21/302 E

Fターム (6件)：

5F004AA16 ,  5F004BA20 ,  5F004BB03 ,  5F004CB15 ,  5F004EB08 ,  5F004FA08