特許

J-GLOBAL ID：200903055175779943

静電気保護装置

発明者： 桑島 康法 ,  川崎 正行
出願人/特許権者： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-018582
公開番号（公開出願番号）：特開平6-232393
出願日： 1993年02月05日
公開日（公表日）： 1994年08月19日
要約：

【要約】【目的】静電気によるサ-ジで保護回路のMOSFETのLDDのN- 拡散層が熱破壊することを防止する。【構成】P基板21には、当該基板の不純物濃度よりも高い不純物濃度を有するPウェル24が形成される。Pウェル24には、Nチャネル型のMOSFETを含む複数のトランジスタにより構成される被保護回路が形成される。P基板21には、保護回路を構成するNチャネル型のMOSFETが形成される。それぞれのMOSFETは共にLDD構造を有しているが、保護用のMOSFETのLDDの拡散層33の不純物濃度は、内部回路のMOSFETのLDDの拡散層34の不純物濃度よりも高くなっている。

請求項（抜粋）：

第1導電型の半導体基板と、前記半導体基板に形成され、当該半導体基板の不純物濃度よりも高い不純物濃度を有する第1導電型のウェルと、前記ウェルに形成される第2導電型の第1のMOS型トランジスタを含む複数のMOS型トランジスタにより構成される被保護回路と、前記基板に形成される第2導電型の第2のMOS型トランジスタから構成され、当該第2のMOS型トランジスタのソ-ス及びゲ-トが電源に接続され、当該第2のMOS型トランジスタのドレインが入力端子に接続される保護回路とを具備し、前記第1のMOS型トランジスタ及び前記第2のMOS型トランジスタは、共にLDD構造を有していることを特徴とする静電気保護装置。

IPC (3件)：

H01L 29/784 ,  H01L 27/06 ,  H01L 27/092

FI (3件)：

H01L 29/78 301 K ,  H01L 27/06 311 C ,  H01L 27/08 321 H