特許
J-GLOBAL ID：200903055182561970
InP系電界効果型半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-236770
公開番号（公開出願番号）：特開平6-084958
出願日： 1992年09月04日
公開日（公表日）： 1994年03月25日
要約：
【要約】【目的】 InP系電界効果型半導体装置に関し、特性の経時劣化を抑制した高速動作可能なInP系電界効果型半導体装置を提供する。【構成】 InP基板1の上に、InAlAs層、InGaAs層5,7等のInを含む化合物半導体層を有し、最上層、あるいは、ゲート電極9が形成されゲート電極9の周囲に露出する、これらのInを含む化合物半導体層5,7の上にGaAs保護層6,8を形成して、Inを含む化合物半導体層5,7に酸化層等の表面変成層が形成されるのを防ぐ。この場合、このGaAs保護層6,8を薄くして隣接する半導体結晶内に転位が導入されないようにする。また、GaAs保護層6,8およびこれに隣接する半導体層の格子定数と膜厚を調節し、応力のバランスをとることによって半導体結晶内に転位が導入されないようにする。転位が導入されても特性上支障が生じない場合はGaAs保護層の厚さを制限する必要はない。
請求項（抜粋）：
InP基板上に、InAlAs層、InGaAs層等のInを含む化合物半導体層を有し、最上層、あるいはゲート電極が形成されゲート電極の周囲に露出する該Inを含む半導体層の上にGaAs保護層を形成して、該Inを含む半導体層に表面変成層が形成されるのを防ぐことを特徴とするInP系電界効果型半導体装置。
IPC (2件)：
H01L 21/338
, H01L 29/812
