特許
J-GLOBAL ID：200903055189783730
薄膜トランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
梅田 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平7-133836
公開番号（公開出願番号）：特開平8-330593
出願日： 1995年05月31日
公開日（公表日）： 1996年12月13日
要約：
【要約】【目的】 オフ特性の向上のための半導体膜の薄膜化に伴うプロセスの安定性を確保し、ソース・ドレイン抵抗の増大を防ぎ、高駆動能力を維持する。【構成】 表面にベースコート膜2を成膜した絶縁性基板1上に形成された薄膜トランジスタの製造方法において、薄膜トランジスタのソース・ドレイン領域9のベースコート膜2上に凹部3を形成する工程と、ベースコート膜2上に導電性膜若しくは半導性膜4を成膜する工程と、導電性膜若しくは半導体膜4の全面をエッチバックして凹部3以外の導電性膜若しくは半導体膜4を除去する工程とを有する。
請求項（抜粋）：
表面にベースコートとして絶縁膜を成膜した基板上に形成された薄膜トランジスタの製造方法において、上記薄膜トランジスタのソース・ドレイン領域部の上記絶縁膜上に凹部を形成する工程と、上記絶縁膜上に導電性膜若しくは半導体膜を成膜する工程と、上記凹部以外の導電体膜若しくは半導体膜を除去する工程とを有することを特徴とする薄膜トランジスタの製造方法。
IPC (4件)：
H01L 29/786
, H01L 21/336
, H01L 21/283
, H01L 21/285 301
H01L 29/78 616 J
, H01L 21/283 Z
, H01L 21/285 301 R
