特許

J-GLOBAL ID：200903055195414275

半導体装置の製造方法

発明者： 山本 悦章 ,  相沢 一雄
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平8-334058
公開番号（公開出願番号）：特開平10-172921
出願日： 1996年12月13日
公開日（公表日）： 1998年06月26日
要約：

【要約】【課題】 半導体装置の製造等に適用されるTiシリサイドの形成方法に関し、特に拡散層とゲート電極又は拡散層間の電気的ショートによる不良を起こさず、安定して良品を形成する。【解決手段】 シリコン基板1上にフィールド酸化膜2,ゲート酸化膜3,ゲート電極4及びサイドウォール膜5を形成し、イオン注入用保護酸化膜7を全面に成膜した後、例えばP型拡散層形成では、49BF2+イオンを注入する。不純物イオンの活性化として、約1000°Cの熱処理を行い拡散層9を活性化する。次に、保護の酸化膜7を除去し、さらにTiスパッタ前に拡散層9上及びゲート電極4上の自然酸化膜を除去する。その後、全面にTi膜を成膜し、700°C以下で熱処理後、フィールド酸化膜及びサイドウォール膜上の未反応のTi膜を除去し、800°C以上で熱処理を行う。このようにして形成したTiシリサイド膜は、フィールド酸化膜及びサイドウォール膜上へのせり上がりが抑制され、かつ所望の抵抗値が得られ、素子動作速度の向上が実現できる。

請求項（抜粋）：

素子分離領域形成工程と、サイドウォール形成工程と、拡散層形成工程と、活性化工程と、自然酸化膜除去工程と、堆積工程と、シリサイド形成工程と、除去工程とを含む半導体装置の製造方法であって、素子分離領域形成工程は、半導体基板上にフィールド酸化膜を形成し素子分離領域を形成する処理でありサイドウォール形成工程は、半導体基板上に形成されたゲート電極の側壁に絶縁物によりサイドウォール膜を形成する処理であり、拡散層形成工程は、前記ゲート電極をマスクにして不純物を半導体基板に導入し拡散層を形成する処理であり、活性化工程は、前記拡散層を熱処理により活性化する処理であり、自然酸化膜除去工程は、前記ゲート電極及び拡散層上の自然酸化膜を除去する処理であり、堆積工程は、半導体基板の全面に高融点金属を堆積する処理であり、シリサイド形成工程は、熱処理により前記ゲート電極上及び拡散層上のどちらか一方、もしくは両方に高融点金属シリサイドを自己整合的に形成する処理であり、除去工程は、シリサイド化されなかった高融点金属を除去する処理であり、前記拡散層形成のためのイオン注入から高融点金属を堆積するまでの期間は、前記フィールド酸化膜及びサイドウォール膜表層の前記イオン注入の注入種の濃度を、1E20atom/cm3以下に設定することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/28 301 ,  H01L 29/78 ,  H01L 21/336

FI (2件)：

H01L 21/28 301 T ,  H01L 29/78 301 P

引用特許：

審査官引用 (2件)

• 特開平4-196442
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平3-267481   出願人：セイコーエプソン株式会社