特許

J-GLOBAL ID：200903055197389332

半導体集積回路および半導体集積回路の製造方法

発明者： 関口 昇
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2000-374022
公開番号（公開出願番号）：特開2002-174664
出願日： 2000年12月08日
公開日（公表日）： 2002年06月21日
要約：

【要約】【課題】 製造工程内で電気特性の補正をおこない、電気特性の改善、歩留まりの向上および製品としての特性のばらつきを低減することができる半導体集積回路および半導体集積回路の製造方法を得ること。【解決手段】 検査工程(ステップS401)において不良品と判定された出荷直前のパッケージ化されたICチップに対し、その電気特性結果から最適な補正情報を算出し(ステップS402)、算出した補正情報をICチップ内の補正用の不揮発メモリに書き込んで半導体チップの電気特性を補正する(ステップS403)。そして、補正されたICチップを再度、同じ検査工程(ステップS401)に投入する。

請求項（抜粋）：

製造工程時の電気特性検査結果によって不良品として判定された場合に良品として判定されるための電気特性の補正情報を記憶する不揮発メモリと、前記不揮発メモリに前記補正情報を書き込むための外部端子と、電気特性検査の対象であって、前記不揮発性メモリに記憶された補正情報に基づいて前記製造工程時に特性値が決定される素子ブロックと、を備えたことを特徴とする半導体集積回路。

IPC (5件)：

G01R 31/28 ,  G01R 31/319 ,  H01L 21/66 ,  H01L 27/04 ,  H01L 21/822

FI (5件)：

H01L 21/66 F ,  H01L 21/66 A ,  G01R 31/28 U ,  G01R 31/28 R ,  H01L 27/04 T

Fターム (26件)：

2G032AB02 ,  2G032AB20 ,  2G032AC03 ,  2G032AG02 ,  2G032AK02 ,  2G032AK15 ,  4M106AA01 ,  4M106AA08 ,  4M106AC02 ,  4M106BA01 ,  4M106CA01 ,  4M106DA20 ,  4M106DJ20 ,  4M106DJ21 ,  4M106DJ38 ,  5F038AC00 ,  5F038AR00 ,  5F038AV11 ,  5F038BE07 ,  5F038CD09 ,  5F038DF05 ,  5F038DT18 ,  5F038EZ12 ,  5F038EZ14 ,  5F038EZ19 ,  5F038EZ20